JPS6184712A

JPS6184712A - プログラマブルコントロ−ラ

Info

Publication number: JPS6184712A
Application number: JP59206203A
Authority: JP
Inventors: Naohiro Kurokawa; 黒河　直大; Ryoichi Abe; 良一阿部
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1984-10-03
Filing date: 1984-10-03
Publication date: 1986-04-30
Also published as: EP0176655A3; EP0176655A2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の利用分野〕本発明はプログラム可能なシーケンス制御装置（プログ
ラマブルコントローラ）に係り、特に応答速度に関する
誤動作の防止に好適な演算処理時間の表示機能を有する
プログラマブルコントローラに関する。

〔発明の背景〕

一般的なプログラム可能なシーケンス制御装置（以下Ｐ
Ｃと称す）において、その性能を示すものとして演算処
理速度が掲げられ、処理速度の向上に各種工夫が擬らさ
れている。この種の装置として関連するものには例えば
特開昭５６−６１６０６号公報、特開昭５６−６（６０
７号公報等が挙げられる。

特に高速制御を行なう場合、演算処理速度が重要なポイ
ントとなるため、第７図にその１例を示すような一連の
シーケンスプログラム内容についてあらかじめ概略計算
をし、シーケンス内容として応答できるか否かを判定し
、さらに実際動作させ誤動作がないことを確認しなけれ
ばならなかった。

これらは詳細に計算すれば未然に判明するものであるが
、このためには多大な計算時間を要するという問題につ
いて配裏されていなかった。

小形のＰＣでは演算処理時間は通常１０ｍ５〜３０ｍ５
／１０００ステツプであるが例えば第８図に示すような
、入力信号ＡあるいはＣのように演算処理時間（ｌスキ
ャンタイム）ｔより短いものについては応答できずこの
ため一連のンーケンス動作に異常をきたす場合がある。

このような現象を解決する手段としては大形コンピュー
タのように演算処理時間そのものを限りなく短くすれば
よいが、小形で安価を目的とするプログラマブルコント
ローラでは無理が生じる。

〔発明の目的〕

本発明の目的は計測手段によりシーケンスプログラムの
演算処理時間を計測し、表示制御手段により前記演算処
理時間を表示するよう制御するように構成することによ
り、シーケンスプログラムの演算処理時間を知ることが
でき、応答速度に関する誤動作を未然に防止することの
できるプログラマブルコントローラを提供することにあ
る。

〔発明の概要〕

本発明はプログラマブルコントローラにおいて、プログ
ラムを記憶する記憶手段と、該記憶手段に記憶された前
記プログラムだ基づいて入力信号の論理演算を行う中央
演算処理部と、前記プログラムの演算処理時間を計測す
る計測手段と、該計測手段によシ計測された前記演算処
理時間を表示するよう制御する表示制御手段とを備えて
成ることを特徴とするものである。

また、本発明はプログラマブルコントローラニおいて、
プログラムを記憶する記憶手段と、該記憶手段に記憶さ
れたＡ＋ｆ記プログラムに基ついて入力信号の論理演算
を行う中央演算処理部と、前記プログラムの演算処理時
間を計測する計測手段と、該計測手段により計測された
前記演算処理時間を記憶する計測値記憶部と、該計測値
記憶部に記憶された前記演算処理時間を表示するよう制
御する表示制御手段とを備えて成ることを特徴とするも
のである。

前記計測値記憶部は２以上に分割され、前記計６ＩＩＩ
値をその大きさに応じて前記計測値記憶部の分割された
部分のいずれかに記憶するよう構成されていてもよく、
さらに、前記計測手段は入力信号を取込み該入力信号の
０８時間およびＯＦＦ時間のいずれか一方を計測するよ
う構成されていてもよい。

〔発明の実施例〕

以下、本発明の実施例を第１図〜第８図により説明する
。

第１図〜第６図は本発明の第１実施例を示す。

第１図は不実施例のブロック構成を示す。外部入力信号
源ｌは入力部２に接続され、入力部２は中央演算処理部
であるＣＰＵ　ａに接続される。ＣＰＵ３には記憶手段
であるＲＯＭ４ＴｈよびＲＡＭ　５がそれぞれ接続され
る。なお、ＲＯＭ４およびＲＡＭ５は通常それぞれシス
テムＲＯＭ、ユーザＲＡＭとして用いられる。ＲＡＭ　
５にはプログラムされたシーケンス内容が記憶され、Ｒ
ＯＭ４にはＣＰＵ５がＲＡＭ　５に記憶されたプログラ
ムに基づいた論理演算等を行う処理手順が記憶されてい
る。また、ＲＯＭ４には表示部７２の表示を制御する表
示制御手段であるＣＰＵ３の処理手順も記憶されている
。ＣＰＵ　８にはシーケンス内容をプログラムするため
のプログラム７およびＣＰＵ３の演η結果を外部へ伝え
る出力部６が接続されている。本実施例ではプログラム
部７はＰＣ本体とは着脱自在に設けられ、第２図に示す
ように操作キー７１、表示部７２、ＰＣの動作状態を選
択するセレクタスイッチ７３とを備えて成る。プログラ
ム部７からｐｃ本体へのプログラムの伝送は電線を介し
て電気的に行うが、フォトカプラあるいは光ファイバを
用いて光通信によシ行うよう構成してもよい。

さらにＣＰＵ３には計測手段である計測部８が接続され
、ＣＰＵ３の制御に基づき、演算処理時間が計測される
。

本実施例における動作のフローを第３図に示す。

まず、プログラマブルコントａ−ｙの電源が投入される
（ステップ３０１）と、ｃｐｕａおよびシステムＲＯＭ
４によりプログラム状態か、論理演算等の実行可能状態
におるかが判定される（ステップ３０２）。この判定は
セレクタスイッチ７３の状態に基づいて行われる。

もし、プログラム状態であれば、次の処理手順に移り“
表示操作ｈｂか″が判定される（ステップ３０８）。

なお、上記表示操作とは、演算処理時間を表示させる表
示操作であり通常のプログラム作成時における表示操作
とは異なるものである。

次に“表示操作めり”と判定されるとプログラム内容の
胱出し、すなわち命令語の胱出しを行ないくステップ３
０４）、続いてこの命令語にｔ”ｔｒ喪する時間を加算
し、ＣＰＵ８　Ｋ記憶、引き続き命令語の読出し位置全
歩進させ（ステップ３０５）、一連の読出し加算処理が
終了したか否かが判定される（ステップ８０６）。終了
していなければステップ３０４へ戻シ上記読出し、加算
処ｆＭが蘇り返される。

もし、終了したならば次の処理手順に移９、上記ＣＰＵ
８に記憶した加算内容、すなわち一連の命令語の所要時
間の合計時間を表示部７２に表示させるだめの出力を行
なう（ステップ３０７）。

以上の処理が終了すると再びステップ３０２に戻るが、
ステップ３０３において操作キーが押されたままではＮ
Ｏとなるようにしておくことはいうまでもない。また、
同図において通常のプログラム作成時の操作わるいは表
示等の処理動作は図示が省略されているが、−例として
ステップ３０３の前にこれらの各植判定部あるいは処理
部を設け・　　　てもよい。

次に、ステップ３０２がＮＯである場合、すなわち、プ
ログラム状態でない場合について説明する。

ＣＰＵ３は計測部８に対し、計測開始指令の処ｆＭ（ス
テップ３０８）を行なった後、ユーザＲＡＭ　５に記憶
されたシーケンス内容に基づいて各種論理演算等を実行
しくステップ３０９）、一連の演算が終了したか否かを
判定する（ステップ３１０）。もし終了していなければ
ステップ３０９へ戻り繰り返し各種論理演ｎ等を行う。

一連の演算が終了した場合は、次の処理手順に移り“表
示操作ありか”を判定する（ステップ３１１）その結果
がＹＥＳならばＣＰＵ３は計測部８から計測値を読出し
表示部７２に表示させるための出力を行なう（ステップ
３１２）。

以上の処理が終了すると演算停止信号の有無を判定しく
ステップ３１３）、Ｎｏであればステップ３０８に戻り
再び計測開始指令の処理から繰り返し行なうわけである
が、′表示部作ありか”において操作キーが押されたま
まではＮＯとなるようにしておいてもよい。ステップ３
１３がＹＥＳであればステップ３０２に戻る。

また、通常のモニタ（シーケンスプログラムの内容や外
内部信号の０Ｎ１０ＦＦ状態等）表示のための操作に対
する処理等は、ステップａｌｌの前に判定めるいは処理
部を設けてもよい。

ところで、プログラマブルコントローラは、一般的にＩ
／ａと呼ばれる外部入出力の他に内部出力（内部リレー
とも呼ばれる一時記憶出力）、タイマ、カウンタ等が設
けられており、これらはそれぞれ番号が割当てら几てい
る。タイマ、カウンタ等は番号を指定することにより、
時間あるいは計数値の経過状態をモニタ表示できる。

従って上述した演算処理時間の計測あるいは表示のため
の操作はタイマに％定の番号を割付けてその番号を指定
することにより行なうようにしてもよい。また、特殊な
番号、あるいは記号の指定により演算処理時間を表示す
るようにしてもよい。

また、一般的なモニタ表示あるいはプログラムの読出し
表示等を行なっていない時は、４０″表示あるいはブラ
ンク表示の代りに絶えず上述した演算処理時間の計測値
を表示しておくようにしてもよい。また、演算処理時間
の表示をするとき、第４１に示すようＫＬＥＤ、　　ま
たはランプを用いた表示器７２ａを点灯させるか、ある
いは、ｉｇ５図に示すように液晶表示器？２ｂを用いて
表示部７２に表示されている数値が演算処理時間である
ことを示すようにしてもよい。

第１図における計測部８の構成ｔ−ｔＩｆＪ６図に示す
。

計測部８はクロック信号を発生する発振器８ａと、計数
器８ｂと、計数器８ｂの出力端子に接続された読出し部
８Ｃとによ構成る。計数器８ｂはカラ／りＩＣ等によシ
構成され、七のＥｎａｂｌｅ端子Ｅは信号線８ｄを介し
てＣＰＵ８に接続され、クロック入力端子ＣＫは水晶発
振器等によシ構成される発振器８ａに接続され、出力端
子Ｃｂ−ＱｎはノくソファＩＣ等により構成された読出
し部８Ｃに接続される。読出し部８Ｃの出力は信号線８
ｅを介してＣＰＵ３のデータバスに接続される。これに
より、信号線８ｄを介してＣＰＵ３から計測開始信号が
計数器８ｂに印加されると、計数器８ｂは演算処理時間
等の計数を行ない、その結果を読出し部で読取り、信号
線８ｅを介してＣＰＵ３Ｔｈ伝送する。また、計（ＩＩ
Ｉ１部８は上記のものに限ることはなく、ＣＰＵ５に内
蔵された計数器を用いるものであってもよい。

本実施例によれば、プログラム状態でシステムＲＯＭ４
による加瀞手段を設けたことによりシーケンスプログラ
ム作成中でも入力信号等に対して誤応答するか否かの判
断情報を得ることができ、もし誤応答となるようでちれ
ば即座にシーケンスプログラムの改良作業が行なえ、プ
ログラム作成の作業性の良いプログラマブルコントロー
ラを得ることができる。

次に、本発明の第２実施例を第９図〜第１１図により説
明する。

一般の論理演算等では、命令語に応じた演算所要時間が
定まっていることが多いが、演算内容によっては、バラ
ツキを生じるものもある。例えばＡＮＤ、ＯＲ等の論理
演算では約ｌＯマイクロ秒の処理時間であるのに対し微
分出力、タイマ出力では処理時間がそれぞれ約２倍、約
６倍となる。

従って高速制御を行なう際は、このバラツキを考慮しな
ければならない。本実施例ではこの点を考慮し、最大値
でＭＡＸ　）、最少値（ＭＩＮ）、平均値（ＴＹＰ　）
を算出もしくは計測を行ない表示する手段を設けたもの
である。本実施例において、前記実施例と異なる点は、
第９図に示すように計測値記憶部９を設け、第１１図に
示す動作フローのように、プログラム状態では第１の計
測手段によりそれぞれの算出値を、そうでない場合は、
第２の計測手段である計測部８による計測値を判定し結
果を計測値記憶部９に記憶すると共に第１０図に示す表
示部７２および７４に表示出力したものである。

第１１図のフローの動作を以下に示す。プログラマブル
コントローラの電源が投入される（ステップ６０１）と
、ＣＰＵ８およびシステムＲＯＭ４によりプログラム状
態か、論理演算等の笑行可能状態かが判定される（ステ
ップ６０２）。この判定はセレクタスイッチ７３の状態
に基づいて行なわｎる。

ステップ６０２がＹＥＳの場合は、演算処理時間の平均
値、最小値、最大値のそれぞれの表示操作が有るかの判
定°を行なう（ステップ６１０、ステップ６２０、ステ
ップ６３０）。ステップ６１０がＹＥＳのとき、すなわ
ち“表示操作あり”の場合プログラム内容の読出し、す
なわち命令語の読出しを行ないくステップ６１１）、続
いてこの命令語に所要する平物時間を加算し、ＣＰＵ３
　Ｋ記憶、引き続き命令語の読出し位置を歩進させ（ス
テップ６１２）、一連の続出し加算処理が終了したか否
かが判定される（ステップ６１３）。終了していなけれ
ばステップ６１１へ戻り上記読出し、加算処理が繰り返
される。

もし、終了したならば次の処理手順に移り、上記ＣＰＵ
３に記憶した加算内容をＣＰＵ３のＴＹＰ記憶部に記憶
する（ステップ６１４）。これにより表承部７２に設け
られた種別表示部７４の平均値であることを示すＴＹＰ
ランプ７４ｂが点灯しくステップ６１５）、ＴＹＰ記を
部に記憶された値を表示部７２に表示して（ステップ６
１６）ステップ６０２に戻る。

ステップ６１０の判定がＮＯの場合はステップ６２０に
移り、′最小値の表示操作有シか゛の判定を行なう。ス
テップ６２０がＹＥＳのときは、プログラム内容の読出
し、すなわち命令語の読出しを行ない（ステップ６２１
）、続いてこの命令語に所要する最小時間を加算し、Ｃ
ＰＵ’ａに記憶、引き続き命令語の読出し位置を歩進さ
せ（ステップ６２２）一連の続出し加算処理が終了した
か否かが判定される（ステップ６２３）。終了していな
ければステップ６２１へ戻り上記読出し、加算処理が繰
シ返される。

もし、終了したならば次の処理手順に移り、上記ＣＰＵ
３に記憶した加算内容をＣＰＵ３のＭＩＮ記憶部に記憶
する（ステップ６２４）。これによす表示部７２に設け
られた種別表示部７４の最小値であることを示すＭＩＮ
ランプ７４ａが点灯しくステップ６２５）、ＭＩＮ記憶
部に記憶された値を表示部７２に表示して（ステップ６
２６）ステップ６０２に戻る。

ステラ１６２００判定がＮＯの場合は、ステップ６８０
に移シ、′最大値の表示操作有りか”の判定を行なう。

ステップ６３０がＹＥＳのときは、プログラム内容の読
出し、すなわち命令けの読出しを行ない（ステップ６８
１）、続いてこの命令語に所要する最大時間を加算し、
ＣＰＵ３に記憶、引き続き命令語の読出し位置を歩進さ
せ（ステップ６８２）、一連の続出し加算処理が終了し
たか否かが判定される（ステップ６３３）。終了してい
なければステップ６８１へ戻り上記読出し、加算処理が
繰シ返される。

もし、終了したならば次の処理手順に移り、上記ＣＰＵ
３に記憶した加算内容をＣＰＵ　３のＭＡＸ記憶部に記
憶する（ステップ６３４）。これにより表示部７２に設
けられた種別表示部７４の最大値であることを示すＭＡ
Ｘランプ７４ｃが点灯しくステップ６８５）、ＭＡＸ記
憶部に記憶された値を表示部７２に表示して（ステップ
６３６）ステップ６０２に戻る。

ステップ６８０がＮＯである場合にはステップ６０２に
戻る。

ステップ６０２がＮＯである場合はＣＰＵ３は計測部８
に対し、計測開始指令の処理（ステップ６４０）を行な
った後、ユーザＲＡＭ５に記憶されたシーケンス内容に
基づいて各種論理演算等を実行しくステップ６４１）、
一連の演算が終了したか否かを判定する（ステップ６４
２）。もし終了していなければステップ６４１へ戻シ繰
り返し各極論理演算等を行なう。

ステップ６４２がＹＥＳのときは、ＣＰＵ３は計測部８
から計測値を読み出しくステップ６４３）、その値がこ
れまでの最大値かを判定しくステップ６４５）、ＹＥＳ
ならその値をＭＡＸ記憶部に記憶しくステップ６４９）
、Ｎｏならこれまでの最小値かを判定する（ステップ６
４６）。

ステップ６４６がＹＥＳであれば、その値をＩＶＩＩＮ
記憶部に記憶し、Ｎｏであれば、平均値であるとしてＴ
ＹＰ記憶部にその値を記憶する（ステップ６４７）。次
に“ＭＡＸ表示操作有りか”を判定しくステップ６５０
）、ＹＥＳであればステップ６８５に飛びＭＡＸランプ
を点灯させて記憶値を表示部に出力（ステップ６１６）
Ｌステップ６０２に炭る。

ステップ６５０がＮＯである場合には“ＭＩＮ表示操作
有りか”を判定しくステップ６５１）、ＹＥＳであれば
ステップ６２５に飛び、ＭＩＮランプを点灯させて記憶
値を表示部に出力（ステップ６２６）Ｌ、ステップ６０
２に戻る。

ステップ６５１がＮｏである場合にはステップ６１５に
飛び、ＴＹＰランプを点灯させて記憶値を表示部に出力
（ステップ６１６）Ｌ、ステップ６０２に戻る。

本実施例においては“ＭＩＮ″、”　Ｔ　Ｙ　Ｐ　”、
“ＭＡＸ”の表示をそれぞれのランプを点灯させて行な
っているが、液晶等で“ＭＩＮ”、”ＴＹＰ″′、“Ｍ
ＡＸ”の文字表示をしてもよい。また、文字表示は和文
でもよい。さらに、ステップ６０２の判定結果によシ表
示値がプログラム状態での表示か計測値の表示かを表示
部に表示するようにしてもよい。

また、ＭＡＸ記憶部、Ｍ　Ｉ　Ｎ記憶部、ＴＹＰ記憶部
は、計測値記憶部９を割振ったものであシ読み書き可能
な記憶素子で構成したものである。

プログラム状態でない場合における平均値（ＴＹＰ）は
、計測値の合計値を計測回数で割った数値である。しか
し、割算の実行により平均値の算出に時間がかかり、各
種論理演算等の実行時間に支障をきたすような場合には
その都度の計測時間を記憶するようにしてもよい。

以上、第２実施例によれば、特に最大値の計測によシ想
定される入力信号等に対する余裕を知ることかで＠確実
な高速制御が行なえる。

次に不発明の第３実施例を第１２図〜第１４図により説
明する。

第１実施例および第２実施例では、外部入力信号源１が
あらかじめ想定された時間で動作することが前足条件で
あるが、何らかの異常により外部入力信号源の動作時間
が短かくなったシ、逆に長くなったり変動することがあ
る。

本発明の第８実施例はこの点を考慮したものであり、第
１２図に示すように、前記第２実施例にさらに選択部１
０．エツジ検出部１１を設け、演算処理時間だけでなく
実際の外部入力信号等の０Ｎ１０ＦＦ時間も計測できる
ようにしたものである。演算処理時間の測定については
第２実施例と同様であるので説明を省略する。

この動作は以下の通りである。まず、プログラム部７の
操作キー７１により外部入力信号ライン１〜ｎの番号指
定操作を行なう。これによシ、中央演算処理部３は信号
＋Ｗ１０１を介して選択部１０に上記番号の外部入力信
号ラインを選択する信号を与える。引き続き操作キー７
１の他のキーにより０８時間の測定（以下ＯＮ創定）か
ＯＦＦ時間の測定（以下ＯＦＦ測定）かの指定操作が行
なわれると中央演算処理部８は信号線１１１ｔ−介しエ
ツジ検出部１１にＯＮ測定またはＯＦＦ測定に対応した
信号を与える。ひきつづきＣＰＵ５は計測部８にも上記
信号を与え外部入力信号の測定であることを指令する。

次に、選択部１０により選択された外部人力信号につい
てエツジ検出部１１は入力信号のエツジの有無を監視す
る。−例として、正論理でＯＮ測定の場合、入力信号に
上向きのエツジが検出されると計測開始信号を信号線１
１２を介し計測部８に伝え、次に下向きのエツジが検出
されると計測停止信号を計測部８に伝える。これにより
正論理での入力信号の０８時間が計測される。また、正
論理でＯＦＦ測定の場合には入力信号の下向きのエツジ
から上向きのエツジまでの時間を計測する。

第１３図に正論理でＯＮ測定の場合のタイムチャートを
示す。操作キー７１によυ外部入力信号のライン番号が
指定され、同図（イ）のように演算処理が開始きれると
、プログラムの進行に従いＣＰＵ３から信号線１０１を
介して選択部１０に選択信号が供給される（同図（ロ）
）。次に操作キー７１からのＯＮ測定かＯＦＦ測定かの
指定に基づいてＣＰＵ３から信号線１１１を介して計測
を許可するクリア信号が併合される（同図（ハ））。

次に選択信号によシ選択されたラインに入力信号が供給
されると、この信号は選択部１０および信号線１０２を
介してエツジ検出部１１に入力信号として供給される（
同図に））。エツジ検出部１１はこの入力信号の立上シ
および立下りのエツジの聞出力信号を発生し、信号線１
１２を介して計測部８に供給する（同図（ホ））。計測
部８はエツジ検出部１１から出力（ｇ号が出ている時間
Ｔを計測し、その時間をＣＰＵ８が読取り、表示制御手
段としてのＣＰＵ３が表示制御部へ時間Ｔを表示するよ
う信号を供給する（同図（へ））。この信号により表示
部は時間Ｔを表示する（同図（ト））。本実り例では信
号入力から表示までの時間を早くするためエツジ検出部
への入力信号のうち、最初の信号についてのみ計測を行
ない表示しているが、入力信号をいくりか計測し、セレ
クタスイッチ７３の状態により最大値、平均値、最小値
のいずれかを表示するようにしてもよい。

次に本実施例におけるエツジ検出部について説明する。

エツジ検出部１１は第１４図のように、イクスクルーシ
ブオアｌｌａ、第１の７リツプ７０ツブ（以下１ｓｔＦ
Ｆ）ｌｌｂ、第２の７リツプフロツプ（以下２ｎｄＦＦ
）ＩＬｃ、アンドｌｉｄの論理素子で構成したものであ
る。イクスクルーシブオアｌｌａは一方の入力に選択部
からの信号が供給され、他方に信号線１１１を介してＣ
ＰＵ８より極性信号が供給され、この極性信号により第
８図に示すような入力信号のＯＮ時時間を測定するか、
ＯＦＦ時間時間側定するかの切替えを行なう。イクスク
ルーシプオアｌｌａの出力は２つに分岐し、一方はｌ５
ｔＦＦ１１ｂのクロック入力端子ＣＫＩＣ接続され、他
方は２人カアンド回路ｌｉｄの一方の入力端子に接続さ
れる。１ａｔＦＦ１１ｂはエツジ検出用であシ、そのク
リア端子ＣはＣＰＵ５に接続されて計測許可のクリア信
号が供給され、出力端子Ｑが２ｎｄＦＦ１１ｃのクロッ
ク入力端子ＣＫおよび２人力アンド回路ｌｉｄの他方の
入力端子に接続される。

また、１ｓｔＦＦ１１ｂのデータ入力端子りは２ｎｄＦ
Ｆ１１ｃの出力端子Ｑに接続される。２ｎｄＦＦ１１ｃ
は２回目以降の入力信号に対する１ｓｔＦＦ１１ｂの出
力禁止用であり、そのクリア端子ＣはＣＰＵ３に接続さ
れてクリア信号が供給され、出力端子Ｑは１ｓｔＦＦｌ
ｌｂのデータ入力端子りに接続され、データ入力端子り
は接地される。これによシ、第１５図に示すようにクリ
ア信号が供給されてから入力信号が連続して入ってきて
も、１ｓｔＦＦ１１ｂのＱ出力は最初の入力信号に対し
てのみ出力され、ＡＮＤ　ｌｉｄの出力も最初の入力信
号に対する出力のみとなる。これによシエノジ検出回路
１１は第１３図タイムチャートに示すように計測許可直
後の入力信号変化のみを検出し、再度計測許可があるま
で、該エツジ検出部からの出力を禁止する。

なお、入力信号の最大値、最小値、平均値の計測を行な
うには１ｓｔＦＦ１１ｂのデータ入力端子りと２ｎｄＦ
Ｆ１１ｃのＱ出力端子とを結ぶラインの途中にスイッチ
Ｓｌｋ設け、このスイッチＳ１をＯＦＦにすればよい。

以上のようＫして計測部８により計測された値は中央演
算処理部３によ）Ｍ、出され、表示部７２に表示される
。このとき、第２実施例と同様にＣＰＵ８は最大値、最
少値、平均値を計測値記憶部９に記憶すると共に表示部
７４の該当するランプを点灯させる。

本実施例においても論理演算等の処ＩＭｑ間の表示は第
２実施例と同様の手順で行なう。

本実施例によれば、何らかの異常が生じ誤応答する現象
が生じた場合、外部入力信号の入力時間を測定すること
ができるので原因を容易に追求することができ、ＰＣの
効率的な保守が行なえる。

また、プログラムの際あらかじめ外部入力信号の想定さ
れる最短時間を登録し、シーケンスプログラム作成中毎
回加算計算を行なうと共に前記登録値と比較し、オーバ
ーした時は警告を発すように構成してもよい。

また、本実施例において、応答できないような短い外部
入力信号、あるいは所定の時間より長過ぎる外部入力信
号を計測した場合にｐｃ自体を停止させ安全をはかるよ
うにしてもよい。

また、入力信号の計測値を表示する際に第１６図に示す
ように表示値が入力信号であることを表示部７２に示し
てもよい。さらに短かすぎる入力信号あるいは長過ぎる
入力信号が入ったときはそれぞれ第１７図および第１８
図に示すように「信号が短かすぎる」ことあるいは「信
号が長過ぎる」ことを表示するようにしてもよい。

さらに以上の実施例では、表示部として専用のプログラ
ム部に設けられたものを示したが、ＰＣ本体と別個に設
けられたＣＲＴ、　　プラズマディスプレイあるいは液
晶表示パネルのようなものであっても良い。

〔発明の効果〕

本発明によれば、プログラマブルコントローラにおいて
、プログラムの演算処理時間を計測する計測手段と、該
計測手段により計測された前記演算処理時間を表示する
よう制御する表示制御手段とを備えて成るよう構成した
ため、一連のシーケンスプログラムの演算処理時間を、
シーケンスプログラムを作成しながらでも知ることがで
き、概略計算の手間が省けると共に、誤応答のないシ−
ケンスプログラムを作成できるので、応答速度に関する
誤動作を未然に防止することのできるプログラマブルコ
ントローラを得ることができる。

【図面の簡単な説明】

第１図は本発明の第１実施例におけるプログラマブルコ
ントローラの構成を示すブロック図、第２図は本発明の
第１実施例におけるプログラム部の正面図、第３図は本
発明の第１実施例の表示動作のフｐ−を示すフローチャ
ート、第４図、第５図はそれぞれプログラム部の表示部
に数値が演算処理時間であることを表示させた例を示す
正面図、第６図は計測部８の構成を示すブロック図、第
７図はプログラムの一例を示す図、第８図はスキャンタ
イムと信号入力時間との関係を示すタイムチャート、第
９図は本発明の第２実施例に２けるプログラマブルコン
トローラの構成を示すブロック図、第１０図は本発明の
第２実施例におけるプログラム部の正面図、第１１図は
本発明の第２実施例の表示動作のフローを示すフローチ
ャート、第１２図は本発明の第３実施例におけるプログ
ラマブルコントローラの構成を示すブロック図、第１３
図は本発明の第３実施例における入力信号時間計測のタ
イムチャート、第１４図は本発明の第３実施例における
エツジ検出部の構成を示す回路図、第１５図はエツジ検
出部に２けるｒｒＦ測１６号発生の過程を示すタイムチ
ャート、第１６図、第１７財、第１８図はそれぞれプロ
グラム部の表示部に数値が入力信号の時間であることを
表示させた例を示す正面図である。３：中央演算処理部、３：表示制御手段、４．５：記憶
手段、８：計測手段、９：計測値記１１部。昂　ｉ　ダ条　３　図第　４　１２１第　５　図第　６１２１＄　７　図庫　８Ｑ＄　ｑ　ｚ＄１３　　図 ’）ｌ　　　　Ａ　ｆ、　　　　　ｍ　（Ｒ：９１　！
ｌ？４１・１＄１４　　図卆１５　口

Claims

【特許請求の範囲】１、プログラムを記憶する記憶手段と、該記憶手段に記
憶された前記プログラムに基づいて入力信号の論理演算
を行う中央演算処理部と、前記プログラムの演算処理時
間を計測する計測手段と、該計測手段により計測された
前記演算処理時間を表示するよう制御する表示制御手段
とを備えて成ることを特徴とするプログラマブルコント
ローラ。２、プログラムを記憶する記憶手段と、該記憶手段に記
憶された前記プログラムに基づいて入力信号の論理演算
を行う中央演算処理部と、前記プログラムの演算処理時
間を計測する計測手段と、該計測手段により計測された
前記演算処理時間を記憶する計測値記憶部と、該計測値
記憶部に記憶された前記演算処理時間を表示するよう制
御する表示制御手段とを備えて成ることを特徴とするプ
ログラマブルコントローラ。３、前記計測値記憶部は２以上に分割され、前記計測値
をその大きさに応じて前記計測値記憶部の分割された部
分のいずれかに記憶するよう構成され、前記計測値記憶
部の分割された部分に記憶された前記計測値を選択的に
表示するよう構成されたことを特徴とする特許請求の範
囲第２項記載のプログラマブルコントローラ。４、前記計測手段は入力信号を取込み、該入力信号のＯ
Ｎ時間およびＯＦＦ時間のいずれか一方を計測するよう
構成されたことを特徴とする特許請求の範囲第２項記載
のプログラマブルコントローラ。