JPH01500870A - 適応性のあるしきい値サンプリング制御器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 適応性のあるしきい値サンプリング制御器この発明はデータ伝送に関するもので あり、特に伝送ラインに接続されてそのライン上の信号強度を変えるために修正 をする機器の適応に関するものである。

発明の背景 国際電信電話諮問委員会（ＣＣＩＴＴ）はディジタル統合サービス網（ＩＳＤＮ ）の規格、すなわちいわゆるｌシリーズ勧告（Ｉ−５ｅｒｉｅｓ　Ｒｅｃｏｍｒ ｎｅｎｄａｔｔｏｎｓ）を立案している。これら勧告は特定された構造のパター ン（「フレーム」）で伝送される２個のＢチャネルおよび１個のＤチャネルの提 供を含んでいる。その構造は各フレームに先行するフレーミングｒＦＪ信号ビッ トを含む。

ＢチャネルおよびＤチャネル上の信号は伝送ラインに沿って接続されるいくつか の端子のうちの１つ（端末機器すなわちｒＴＥＪ）により回路網から４ワイヤイ ンターフエイスすなわちリファレンス点でフレームで受信される。信号強度はそ のラインに沿って距離とともに低下するので、さらにＣＣＩＴＴ規格は固定した しきい値信号強度を特定して能動ラインを表わすので、ＴＥは低下する信号を補 償するために「適応」を必要とする。ライン上での信号の低下の他に、ライン上 に多数伝送端子が存在する結果、ＴＥにより受信される信号の振幅に影響を及ぼ し得る電圧付加が起こる。

伝送ライン上に存在する信号に広いダイナミックレンジを許容するために、種々 の「適用性のあるしきい値」機構が先行技術で公知である。たとえば、Ｆビット 信号強度のサンプリングは広く使用されている。しかしながら、緩和されたノイ ズマージンのせいで、Ｆビットの信号強度は名目値の１６０％はどにもなり得て 、このようにＦビットは適応の基礎を置くべき信号強度の最良の指針では棋い。

他の機構はＤチャネル信号強度を使用するが、「衝突」が起こるまで多数の端子 が同時にＤチャネルデータを伝送し得るので、Ｄチャネル信号強度も同様に適応 の最良の基礎ではない。

発明の概要 本件の発明に従った適応しきい値技術は適応スｌノッショルディングの基礎にＢ チャネル信号強度を利用する。Ｂチャネル上では一度に回路網上の１端子しか伝 送しないのでＢチャネルで受取られる信号強度は適応に良好な基礎を形成する。

その端子によってＢチャネルデータが受信されなくても、Ｄチャネルデータが受 信されるならば、本件の発明の適応しきい値技術はＤチャネル信号強度をサンプ リングしてしきい値を確立する。ＢチャネルまたはＤチ翼−ネルのいずれでもデ ータが受信されないならば、その技術はしきい値適応にＦビット・をサンプリン グしている。この態様で、適応しきい値を更新するために、最小の電圧付加効果 でフレームの「マーク７１をサンプリングすることが利用される。

好ましい実施例においては、スイッチされるコンデンサフィルタがサンプル中に 観察されるピーク値の動作中の測定を生じる。次にそのしきい値はサンプル中に 観察されるピーク値の５５％に設定される。

図面の簡単な説明 第１図はＣＣＩＴＴの１シリーズ勧告で特定されるフレー・ム構造の図である。

第２図はこの発明に従った適応しきい値装置の状態図である。

第３図はこの発明に従った適応しきい値すにプル制御（Ａ、ＴＳＣ）装置のブロ ック図である。

第４図はこの発明に関連して使用されるラインインターフェイスアナログ適応し きい値回路の一部の図である。

第５図はこの発明に従った適応しきい値装置により採用される４個の制御信号を 示すタイミング図である。

第６図はこの発明の適応しきい値装置の動作を例示する３つの場合を示すタイミ ング図である。

好ましい実施例の詳細な説明 第１図はＣＣＩＴＴ規格を満足させる網終端装置（ＮＴ）と端末機器（ＴＥ）に より使用されるフレーム構造である３、第１図の上部部分はＮＴからＴＥへ伝送 するときに使用される構造を例示し、下部部分はＴＥからＮＴへ伝送するときを 例示している。ＣＣＩＴＴ　ｒＮシリーズ勧勧告に精通することは、この発明の 理解に重要である。これら勧告はここに引用により援用されている。第１図を参 照すると、各フレームは２５０マイクロ秒の時間間隔のうちに起こる４８ビット 信号を含む。この発明説明に重要なのは、第１図でｒＦＪ、ｒＬＪ、「Ｂ１」お よび「Ｂ２」、およびｒＤＪと示されるビットである。

この発明の適応しきい値技術はＴＥまたはＮＴにより受信される信号のフレーム をサンプリングする。その技術は第２図のサンプル・コントロール・ステート・ マシーン（ＳＣＳＭ）の状態図を参照することにより最もうまく説明される。そ の状態図において、各状態は１個の円により表わされる。状態間の有向直線はそ の直線に隣接する信号を受信すると起こる移行を示している。第２図に示される 各状態の名称は状態の円の上部半分に示されており、ＳＣ５Ｍを実現する回路に より発生される信号がその円の下部半分に示されている。第２図の有向直線に隣 接して示される種々の信号は下で第３図および第４図に関連して説明されるであ ろうように、第１図に示されるフレームを受取る回路により発生される。

Ｆビットだけが受信されると、Ｓ　ＣＳ　Ｍは５ＴＡＲＴ状態１０にあり、ＥＮ Ｆ信号（Ｆビットのイネーブル・サンプリング（Ｅｎａｂｌｅ　ｓａｍｐｌｉｎ ｇ））ＳＥＮＤ信号（Ｄビットのイネーブル・サンプリング）、およびＥＮＢ　 （Ｂビットのイネ−ブリング・サンプリング（Ｅｎａビットが受信されるとＤ状 態１２が入力される。また上位Ｂビットが同じフレームで受信されるとＢ状態１ ４が入力される。　フレームの最後でＬＬＷＮ（ラストムビット・ｒｅｖｉｏｕ ｓ　ｆｒａｍｅ）の上位Ｂビット）状態、１６が入力され、その際ＥＮＢ信号の みが活性化される。（上位Ｄビットが次のフレームで検出されるとしてもそれは しきい値を更新するためには使用されない。）ＤＰＢ　（先のフレームの上位Ｄ ビット、上位Ｂビット）状態１８は上位Ｄビットを受信すると入力され、ＥＮＢ 信号はやはり活性状態である。しかしながら、上位Ｂビットが後で同じフレーム で検出されると、それはしきい値を更新するために使用されてＢ状態１４が再び 入力される。どの上位Ｂビットも検出されなければ、ＰＤ（先のフレームの上位 Ｄビット）状！ｆ３２０が入力されて、ＥＮＤおよびＥＮＢ信号が活性化される 。

ＤＰＢ状！！１８の上位Ｂビット信号の受信はＳＣ５ＭにＢ状態１４を再び入力 させる。Ｂ状態１４のＬＬＷＮ信号の受信はＳＣ５ＭにＦＢ状態１６を入力させ る。ＤＢＰ状態１８またはＤ状態１２のＬＬＷＮ信号の受信はＳＣ５ＭにＰＤ状 態２０を入力させる。ＦＤ２０状態または５ＴＡＲＴＩＯ状態のＬＬＷＮ信号お よび上位Ｄビット信号の受信はＳＣ３ＭにＰＤ状態２０を入力させ、一方でＤＰ ＢＩ８状態またはＰＤ２０状態のいずれかのＬＬＷＮ信号および下位Ｄビット信 号の受信はＳＣ３Ｍに５ＴＡＲＴ状態１０を入力させる。ＰＢ１６状態のＬＬＷ Ｎおよび下位Ｄビット信号の受信はＳ　ＣＳ　Ｍに８１４状態を入力させる。

第３図を参照すると、上で説明されたＳ　ＣＳ　Ｍを組入れている適用しきい値 サンプリング制御（ＡＴＳＣ）装置１００のブロック図である。Ｓ　ＣＳ　Ｍの 組合わせの部分は好ましくは、当業者により認められるであろうように、プログ ラム可能論理アレイ（ＰＬＡ）１０２、およびＳ　ＣＳ　Ｍ状態移行を実現する １組のレジスタ１０４として実現される。ＳＣ３ＭＰＬＡ１０２に与えられる１ 組の３個の入力信号ＩＯ１■１および１２は入力されるように次の状態を特定し かつレジスタ１０４により発生され、さらに電流状態を特定するＳＣ５ＭＰＬＡ １０２により発生される１組の３個の出力信号００．０１および０２は１組のク ロックされたラッチ１０４に与えられる。Ｂビット、ＤビットおよびＬＬＷＮ信 号はまたＳＣ５ＭＰＬＡ１０２に与えられ、さらにＳＣ５ＭＰＬＡ１０２により 発生されるＥＮＢＳＥＮＤおよびＥＮＦ信号はラッチ１０４に与えられる。ラッ チ１０４にストアされたＥＮＢ、ＥＮＤおよびＥＮＦ信号はそれぞれＮＡＮＤゲ ート１０６．１０８および１１０の第１の入力端子に与えられる。ゲート１０６ ．１０８および１１０の第２の入力端子はそれぞれのＡＮＤゲート１１２．１１ ４および１１６により発生される信号を受信し、それらは順にラッチ１０４によ り発生されるＨＩＭＳ信号（ハイ・マーク・サンプル）を第１の入力端子で受信 する。

（ＳＨＩＭ信号−サンプル・ハイ・マーク−はラッチ１０４に与えられる）。Ｂ ビットウィンドウ（ＢＷＮ）信号、Ｄビットウィンドウ（ＤＷＮ）信号および第 １のＬビットウィンドウ（ＦＬＷＮ）信号はそれぞれゲート１１２．１１４およ び１１６の第２の入力端子に与えられる。

ＢＷＮおよびＤＷＮ信号はそれぞれＡＮＤゲート１１８および１２０の第１の入 力端子に与えられ、Ｓ　ＨＩ　Ｍ信号はゲート１１８および１２０の第２の入力 端子に与えられる。ゲート１１８および１２０の出力端子で発生される信号はそ れぞれ、ＳＣ５Ｍの状態図第２図と関連して上で説明されたＢビットおよびＤビ ット信号であり、ＬＬＷＮ信号であるとしてＳＣＳＭＰＬＡ１０２に与えられる 。クロックされたラッチ資格（ＬＱＵＡＬ）回路１２２はラッチ１０４の組にク ロックを供給する。

ＮＡＮＤゲート１０６．１０８および１１０により発生され信号は３人力ＮＡＮ Ｄゲート１２４の入力端子に与えられ、それらは順にそこから、ＮＡＮＤゲート １２６の第１の入力端子に与えられる信号を発生する。ゲート１２６は第２の入 力端子でＰ３０信号（各ビット時間が細分された３２相のうちの１３番目の位相 を表わす）を受信しかつその出力端子でサンプリングクロック信号（ＬＵＴＨＲ Ｉ）を発生する。

本件の発明に従ったしきい値サンプリング装置は好まし２くは、その一部が第４ 図に示されている、「ラインインターフェイス」アナログ適応しきい値回路と関 連して使用される。伝送ラインからのフィルタにかけられた信号は端子２００を わたりて与えられ、その一方の端子は接地され、れて、高速スイッチ（Ｓｌ）と して作動する。スイッチ２０２は１９２ｋｂｓサンプリングクＯ−／り（ＳＭＣ Ｌｌ）信号のＰ２８（位相２８）を受取る。スイッチ２０２の出力端子はサンプ リングコンデンサ（Ｃ１）２０４の第１の端子に接続され、その第２の端子は接 地される。スイッチ２０２の出力端子にまた接続されるのが第２のＭＯＳ伝送ゲ ート２０６の入力端子であり、高速スイッチ（Ｓ２）として作動する。スイッチ ２０６はＡＴＳＣｌｏｏ　（第３図）により発生されるＬＵＴＨＲ１サンプリン グクロックを受取る。

スイッチ２０６の出力端子は記憶コンデンサ（Ｃ２）２０８の第１の端子に接続 され、それの第２の端子は接地される。スイッチ２０６の８カ端子にまた接続さ れるのが「１」利得演算増幅器２１０であり、それはバッファとして作動する。

増幅器２１０の出力端子は非反転演算増幅器２１２および反転演算増幅器２１４ に接続され、それらは０．５５の利得を有する。増幅器２１２および２１４は比 較器（示されていない）に与えられるしきい値電圧を発生し、これらしきい値電 圧は当業者により認められるであろうように、ハイマーク、ローマークおよび間 隔を検出するために使用される。

第４図を参照すると、素子２０２．２０４．２０６および２０８がスイッチされ るコンデンサフィルタを形成してＬＩＮＥと表わすと、サンプル時間ｔｎでのサ ンプリングコンデンサ（Ｃ２）にかかる電圧Ｖｉ　は次の方程式により与えられ る４ ライン上のビークＣを表わすのに値Ｖ２　（ｔｎ）が採用される。好ましい実施 例において、Ｃ２−２ｏ＊ｃ＋であり、値Ｖ２（ｔｎ）はラインでサンプリング されるピーク電圧値に漸近的に近づく。したがって、増幅器２１２およそれらは これらの値の５５％を表わす。

ＳＣ３Ｍの動作、したがってこの発明の適応しきい値サンプル制御（ＡＴＳＣ） １００の動作は第５図および第６因を参照することにより最もよく理解される。

第５図はＡＴＳＣにより使用される４個のタイミング信号を識別する。

フレームのＦビットおよび第１のＬビットの間は第１のＬビットウィンドウ（Ｆ ＬＷＮ）タイミング信号が活性状態（３００）である。第１のＢビットスロット の間はＢビットウィンドウ（ＢＷＮ）タイミング信号は活性状態（３０２）であ り、フレニムのいずれかの８１またはＢ２部分の後に続くＬビットスロットの後 では非活性状態（３０４）である。いずれかのＤビットスロットおよびＤビット スロットの後に続くＬビットスロットの間、Ｄビットウィンドフレームの最後の Ｌビットスロットの間、最後のＬビットウィンドウ（ＬＬＷＮ）タイミング信号 は活性状態（３０８）である。

第６図を参照すると、この発明のＡＴＳＣｌｏｏの動作を示すタイミング図が呈 示されている。第６図の上部部分には、３２相ビット内時間のＰ２４およびＰ２ ｇ信号、および第５図に関連して説明されるＦＬＷＮ、ＢＷＮ、ＤＷＮおよびＬ ＬＷＮとともにラインデータが示されている。

ＡＴＳＣで採用される概念を伝える３個の事例がここに説明される。事例１にお いて先のフレーム全体ではどのマークもサンプリングされず、さらにＬＬＷＮ（ ラストムビットウィンドウ）の間どのマークもサンプリングされないのでＥＮＦ 　（イネーブルＦビットサンプリング）信号は活性化される（３１０）。これで これまでＬＵＴＨＲＩと示されたサンプルクロック２（ＳＭＣＬ２）が１期間活 性化される（３１２）ことになり、そのためＳＭＣＬＩ　（Ｐ２８）でＦビット でハイのマークで採用されたサンプルは、アナログ適応しきい値回路の記憶コン デンサ（２０８）（第４図）に伝送される。

事例２においてＢチャネルの最後のビット（Ｌビット）はハイのマークであり、 ＥＮＢ　（イネーブルＢビットサンプリング）信号は活性化される（３１４）。

次のフレームンデンサ（２０８）に伝送されると、ＥＮＢ信号が非活性化され（ ３１６）、そのためそのフレームでは更新をするためにそれ以上のマークは使用 されない。（フレームの最初のＢビットは常にはハイではないが、これはタイミ ング図を簡略にするためにここで仮定されてきた。）事例３において受信された 信号の極性は逆にされると仮定され、そのため最後に受信されたＤビットはハイ のマークになると仮定され、さらにＦビットに続くＬビットもまたハイのマーク になると仮定される。ここでは最後のＤビットが到来するとＥＮＤ　（イネーブ ルＤビットサンプリング）信号は活性状態であり、それゆえＳＭＣＬ２信号は活 性化され（３１８）、そうするとＥＮＤ信号は非活性化される（３２０）。ここ ではどのＢビットも先のフレームでは活性状態でなかったこと、それゆえＥＮＤ 信号は次のフレームでも活性化されることが推測される。

これら３個の具体例は、余すところがないわけではないが、ＡＴＳＣｌｏｏの動 作の一般的な考え方を説明している。先のフレームでＢビットがハイであったな らば、現在のフレームのハイのＢビットでの第１のサンプルは適応しきい値を更 新するために使用される。先のフレームでＤビットがハイでどのＢビットもハイ でなかったならば、現在のフレームのハイのＤビットの第１のサンプルが使用さ れる。

タイミ７７−　＋ｆｉ　ｌ　＝　／Ｔ”Ｔ　Ｉ）’ｃ　ＯＱ　１ａ−ｒｖｉ−” ｆ　４　Ｊ’）　’−しＬ−（ｌＴｙ　７”ノンｙ−ｓｔ’茶Vｒ（す ＦＩＧ、５ タイミー／７”ｌＸｌ　ｌ−７ｒ−Ｔしｈｃ＝？　ｊ工の一＋ｘｈ＋し！”（７ ｆ＞７°’ｌン７　冬’ｌ？Ｖ　Ｃす国際調査報告

Claims (5)

【特許請求の範囲】
1. １．Ｂマーク、ＤマークおよびＦマークを含むフレームのマークをサンプリング して、前記フレームのハイのマークのピーク振幅の適応連続調整を与えるための 方法であって、 ａ）前記フレームにＢビットマークが存在するならば、フレームで１個のＢピッ トマークをサンプリングするステップと、 ｂ）前記フレームでＢビットマークは存在しないがＤビットマークが存在するな らは、フレームで１個のＤビットマークをサンプリングするステップと、ｃ）前 記フレームでＢビットマークまたはＤビットマークが存在しないならは、フレー ムで１個のＦビットマークをサンプリングするステップとを含む、方法。
2. ２．前記フレームがＬマークをさらに含み、かつステップ（ｂ）でサンプリング された前記ＤビットマークがローのＤビットマークの後でハイのＬビットである 、請求の範囲第１項に記載の適応しきい値サンプリング方法。
3. ３．ピーク振幅の前記調整がステップ（ａ）、（ｂ）または（ｃ）でとられるサ ンプルのおよそ５５％である、請求の範囲第１項に記載の適用しきい値サンプリ ング方法。
4. ４．Ｂマーク、Ｄマーク、ＦマークおよびＬマークを含むフレームでマークをサ ンプリングし、前記フレームのハイのマークのピーク振幅の適応連続調整を与え る方法であって、 ｄ）Ｄビット、ＦビットおよびＢビットサンプリングを可能化し、前記フレーム でビットをサンプリングし、前記ビットがＢビットならはステップ（ｆ）に進む ステップと、 ｅ）前記ビットがＤビットならは、前記フレームで次のビットをサンプリングし 、前記次のビットがＬビット、Ｂビットならは、それぞれステップ（ｉ）、ステ ップ（ｆ）に進むステップと、 ｆ）前記フレームで次のビットをサンプリングし、前記次のビットがＬビットな らは、ステップ（ｇ）に進むステップと、 ｇ）Ｂビットサンプリングを可能化し、前記フレームで次のビットをサンプリン グし、前記次のビットがＢビットまたはＬビットでありかつＤがローのビットな らは、ステップ（ｆ）に進むステップと、 ｈ）Ｂビットサンプリングを可能化し、前記次のビットがＤビットならば、前記 フレームで次のビットをサンプリングし、前記次のビットがしでかつＤがローの ビット、Ｂビット、Ｌビットならは、それぞれステップ（ｄ）ステップ（ｆ）、 ステップ（ｈ）に進むステップと、ｉ）Ｄビット、Ｂビットサンプリングを可能 化し、前記フレームで次のビットをサンプリングし、前記次のビットがＬでかつ Ｄがハイのビット、ＬでありさらにＤがローのビット、Ｂビット、Ｄビットであ るならば、それぞれステップ（ｈ）、ステップ（ｄ）、ステップ（ｆ）、ステッ プ（ｅ）に進むステップとを含む。
5. ５．ピーク振幅の前記調整がステップ（ｄ）ないし（ｉ）でとられるサンプルの およそ５５％である、請求の範囲第４項に記載の適応しきい値サンプリング方法 。