JPH01502951A - 自動利得制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 自動利得制御装置 発明の背景 １．発明の分野 本発明は、一般的に言えば、増幅器の自動利得制御の男野に関し、一層詳しくは 、複数のソースによって制御される自動利得制御装置に関する。

２、従来技術の説 ディジタル・データ処理装置では、データは、普通、磁気転換の形で磁気ディス クに記憶される。各ディスクは複数の同心のトラックに分割されており。

各トラックがディスクの回転中心から所定の距離のところにある。各ディスクは 複数のセクタにも分割されており、これらのセクタはディスクの成る選定された 角度領域を表わす、さらに、各ディスクがデータを書込める面を２つ持っている のが普通なので、データの位置は面、トラックおよびセクタの識別で完全に識別 される。ディスク・システムが２つ以上のディスクを持りている場合には、ディ スク識別も必要となる。

セクタはいくつかの部分を有する。成るセクタは消去部分で始まり、プリアンプ ル、データと続き、ポストアンブルで終る。消去部分はプリアンプルの設置を許 すものであり、このプリアンプルというのは本質的には急速タイミング同期化を 許すように選んだ所定の初期パターンを有するデータである。さらに、ブリアン ブルはセクタ、トラック、面、ディスクの識別を可能とするアドレス部分を包含 する。アドレス部分に続いてデータがある。

ディスク・システムは、普通は、読み取り／書き込みヘッドから読み取り信号を 増幅するための増幅器を包含する。増幅器の利得、すなわち、増幅度は自動利得 制御（ＡＧＣ）回路によって制御される。この自動利得制御回路は増幅器からの 出力信号を効果的に受け取り、この出力信号が成る選定された範囲内に確実にあ るように増幅器を制御する。これにより、出力信号が下流側の回路に過負荷を与 えるほど大きくなるのを防ぐことができる。もし過負荷を受けると、下流側の回 路でデータのひずみや変性が生じる可能性がある。

増幅作用がＡＧＣ回路で制御されるディスク・システムに関連して２つの問題が 生じる。まず、成るセクタの消去部分を位置決めしようとする際、ＡＧＣ回路で 制御される利得レベルが低過ぎるということはあり得す、あるいは、消去部分の ノイズが消去部分として認識されるのを防ぐことになる。ノイズは記録信号とし て誤ワて現われることになる。正しい利得の選択もディスク面上の変動の結果と して各ディスク毎に異なる可能性がある。さらに、正しい利得選択はディスクお よびヘッドの製作時のばらつきの結果としてディスク毎に異なる可能性がある。

しかしながら、正しい利得選択は消去部分の迅速な位置決めを助け、消去部分を より小さくし、したがって、ディスクをより多いセクタに分割するのを可能とし 、ディスクにより多くのデータを保持することを可能とする。

第２の問題は、セクタのデータ部分において、データ・パターンが予測不可能と なることである。したがりて、ＡＧＣ回路が増幅器の利得を高めることになる結 果として、読み取り／書込みヘッドによって低信号が発生するのに比較的長い時 間がかかることがある。これはノイズをデータ信号として増幅してしまうことも あり、誤信号を発生することかある。さらに、妥当な転換がディスク上て最終的 に検出されたとき、増幅器て発生した信号が大きくなってひずみの生じた、ある いは、変形したデータを発生させ、下流側の回路に送る可能性がある。

発明の概要 本発明はディジタル・データ処理システムで用いられるディスク・システムにお ける増幅器を制御するのに使用できる改良したＡＧＣ装置を提供する。

簡単に言えば、増幅器の利得を制御するＡＧＣ装置はＡＧＣマルチプレクサとＡ ＧＣ回路とを包含する。

ＡＧＣ回路はＡＧＣマルチプレクサから入力信号を受け、それに応答して利得制 御信号を発生する。

ＡＧＣマルチプレクサは３つのモートて作動する。第１のモード（セクタの消去 部分が検出されつつあるモード）では、ＡＧＣマルチプレクサは所定電圧レベル の入力プリセット信号をＡＧＣ回路に送り、このＡＧＣ回路が利得制御信号を発 生して利得を所定のレベルまで制御できるようにする。第２のモードでは、ＡＧ Ｃマルチプレクサは増幅器からの出力信号に関連した信号をＡＧＣ回路に送り、 ＡＧＣ回路が増幅器の出力レベルに関連した利得信号を発生できるようにする。

このモードはセクタのプリアンプル部分で使用てきる。第３のモードでは、ＡＧ Ｃマルチプレクサはその出力信号を一定に維持し、ＡＧＣ回路がその利得制御を 一定に維持できるようにする。このモードは、たとえば、セクタのデータ部分で 使用して読み取り／書込みヘットからの信号が低レベルにある可能性のある長い 部分で利得を一定に維持することができる。

本発明の別の特徴によれば、ＡＧＣ装置は選定した動作中に増幅器の利得を予備 的に定めるのに使用できる。利得制御信号を増幅器を制御するように使用可能と して成る選定した利得を得るのに必要な動作の各パラメータのためのプリセット 信号レベルに、マツプが維持される０選定動作中、プリセット信号はマツプによ って決定されたレベルを持つことができ、マルチプレクサはそれに応答して利得 制御信号をＡＧＣ回路に送る。このＡＧＣ装置がたとえばディスク・システムで 使用され、動作についてのパラメータがセクタ、トラック、読み取り／書込みヘ ッドに関係している場合セクタの消去部分の位置を決定する作業で使用され得る 。

図示実施例の詳細な説明 本発明によるシステムが第１図に示しである。第１図を参照して、入力増幅器回 路１０は、たとえば、普通の読み取り／書込みヘッド（図示せず）からＲＥＡＤ ＩＮ入力信号を受け取る。このヘッドはディスク（図示せず）上の磁気転換に応 答してＲＥＡＤ　ＩＮ入力信号を発生する。増幅器１０は、自動利得制御（ＡＧ Ｃ）回路１１からのＧＡＩＮ　ＣＴＲＬ利得制御信号に応答して、ＲＥＡＤ　Ｉ Ｎ入力信号を増幅し、それに応答してＲＥＡＤ　ＯＵＴ出力信号を発生する。こ れは下流側の回路（図示せず）に送られる。この回路は、たとえば、次の増幅器 ステージであるか、あるいは、普通の要領でディジタル・データ、クロッキング 信号を発生するデータ・セバレータ／移相ロック・ループ回路である。　’ＧＡ ＩＮ　ＣＴＲＩ。

利得制御信号は増幅器１０の利得、すなわち、増幅度を制御する。

従来と同様に、ＡＧＣ回路１１とＡＧＣマルチプレクサ１２とを包含するＡＧＣ 経路は、普通は、フィードバック様式て増幅器１０の利得を制御することがてき る。　ＲＥＡＤ　ＯＵＴ出力信号は整流器兼フィルタ回路２０に送られ、これは それに応答してＩＮ　ＳＴＧ入力信号を発生し、この入力信号は選定時間にわた る増幅器１０からの整流されたＲＥＡＤ　ＯＵＴ信号の平均ピークレベルにほぼ 一致する電圧レベルを有する。　ＩＮ　ＳＩＧはＡＧＣマルチプレクサ１２に送 られる。それに応答して、そして、他の回路（図示せず）からのＣＵＰ　ＲＥＦ 電流基準信号に応答して、ＡＣＱ獲得信号が主張されている場合には、ＡＧＣマ ルチプレクサ１２はＡＧＣＳＥＴ信号を発生する。このＡＧＣＳＥＴ信号の電圧 レベルはＡＧＣ回路１１を制御する。あるいは、ＥＮ　ＰＳＴイネーブル・プリ セット信号が主張されている場合には、ＡＧＣマルチプレクサ１２からのＡＧＣ ＳＥＴ信号の電圧レベルはＰＳＴ　ＬＶＬプリセット・レベル信号の電圧レベル によって制御される。一方、）ＩＯＬＤ信号が主張されている場合には、ＡＧＣ ＳＥＴ信号の電圧レベルは）！ＯＬＤ信号が初めて主張されたときのレベルで制 御される。

ＡＧＣマルチヲレクサ１２はマイクロプロセッサ１４で制御されるＡＧＣマルチ プレクサ制御回路１３によって制御される。ＡＧＣマルチプレクサ制御回路１３ はデータ・セパレータ回路（図示せず）からのＤＩＧ　ＲＤディジタル読み取り 信号を受け取り、それに応答して、また、マイクロプロセッサ１４からのＣＭＤ ｕＰコマンド・マイクロプロセッサ信号に応答して。

ＡＧＣマルチプレクサ１２を制御する）ＩＯＬＤ　ＡＣＱ獲得およびＥＮ　Ｒ５ Ｔイネーブル・リセウト信号を発生する。

マイクロプロセッサ１４はバス１５を介してアナログ・ディジタル変換器１６． ディジタル・アナログ変換器１７およびメモリ１８と連絡している。このアナロ グ・ディジタル変換器はＡＧＣマルチプレクサ１２からＡＧＣＳＥＴ信号を受け 取り、　ＡＧＣＳＥＴ信号の電圧レベルを識別する符号化ディジタル信号を発生 する。マイクロプロセッサ１４の制御の下に、符号化ディジタル信号はメモリ１ ８内に保持されたマツプ１９の選定位置に記憶される。ディジタル・アナログ変 換器１７はバス１５を介してマツプ１９から符号化ディジタル信号を受け取り、 それに応答してＲＳＴ　ＬＶＬプリセット・レベル信号を発生する。この信号は 符号化ディジタル信号を代表する電圧レベルを有する。

ＡＧＣマルチプレクサ１２は次のように使用される。ディスク記憶装置において 、データはディスクの中心から種々の距離のところにある同心のトラックと、デ ィスクの角度部分を表わすセクタに記憶される。さらに、ディスク記憶装置では 、ディスクがいくつかある可能性があり、そして、各ディスクの両面にデータが 記憶される可能性もある。１つのセクタ内ては、データまず消去領域で書き込ま れ、プリアンプル、データ、ポストアンブルと続く。セクタに記録されたデータ の始まりを位置決めするには、消去領域を位置決めしなければならない。

消去領域を示すＲＥＡＤ　０ＬＩＴ読み取り出力信号に先立って、ＡＧＣマルチ プレクサ制御回路１３はＥＮ　ＰＳＴイネーブル・プリセット信号を主張し、マ イクロプロセッサ１４を遮断するＩＮＴ　ｕＰ遮断マイクロプロセッサ信号を発 生する。順次に、マイクロプロセッサ１４は符号化ディジタル信号をディジタル ・アナログ変換器１７に送り、後者を選定電圧レベルを有するＰＳＴ　ＬＶＬを 発生するように使用可能とする。ＡＧＣマルチプレクサ制御回路１３がその後に 選定時間内で消去領域を検出できない場合には、このＡＧＣマルチプレクサ制御 回路１３はマイクロプロセッサ１４を再び遮断する。マイクロプロセッサ１３は 次に符号化ディジタル信号をディジタル・アナログ変換器１７に送り、それを使 用可能として以前よりも低い電圧レベルを有するＰＳＴ　ＬＶＬを与える。

これは、ＲＥＡＤ　００丁読み取り出力信号がＡＧＣマルチプレクサ１３に消去 領域の位置決めが完了していることを示すまで継続する。この時点で、ＡＧＣマ ルチプレクサ制御回路１３が再びマイクロプロセッサ１４を遮断する。次いで、 マイクロプロセッサ１４はアナログ・ディジタル変換器１６がＡＧＣマルチプレ クサ１２からのＡＧＣＳＥＴ信号の電圧レベルを示す符号化ディジタル信号を発 生できるようにする。この符号化ディジタル信号は増幅器１０で処理されるＲＥ ＡＤ　ＩＮ信号を発生する特定の読み取り／書き込みヘッドおよび消去信号が位 置決めされているトラック、セクタと組み合った位置においてマツプ１９に格納 される。

同じ手続きが続けられてすべての読み取り／書き込みへウドおよびディスク上の すべてのトラック、セクタについての値がマツプ１９に対して発生する。その後 、成るセクタの消去領域を位置決め使用としている間にＡＧＣマルチプレクサ制 御回路１３からのリクエストに応じて、マイクロプロセッサがマツプ１９に記憶 された符号化値に基いてディジタル・アナログ変換器がＰＳＴ　ＬＶＬプリセッ ト・レベル信号を発生できるようにする。この信号は先に決定された電圧レベル を有し、ＡＧＣ回路１１にセクタの消去領域の検出を可能とするＧＡＩＮ　ＣＴ ＲＬ利得制御信号を発生させ得る。

消去領域の検出に続いて、ＡＧＣマルチプレクサ制御回路１３はＡＣＱ獲得信号 を主張し、この信号はＡＧＣマルチプレクサ１２に増幅器ｌＯからのＩＮ　ＳＩ Ｇ入力信号を追跡させる八ＧＣＳＥＴ信号を発生させることができる。これは、 一般には、セクタのプリアンプル部分で生じる。セクタのデータ部分ては、ＡＧ Ｃマルチプレクサ制御回路１３はＨＯＬＤ信号を主張してＡＧＣ回路をしてセク タのプリアンプル部分の終りのところでのレベルにＧＡＩＮ　ＣＴＲＬ利得制御 信号を維持せしめることがてきる。これは、たとえば、データ部分が非磁気転換 の長い部分を有する場合に有用である。

これが起こったならば、ＲＥＡＤ　０ＬＩＴ出力信号が低電圧レベルとなり、Ａ ＧＣ回路１１が増幅器１０の利得を高めることができるＧＡＩＮ　ＣＴＲＬ信号 を発生することになる。増幅器１０の利得は、ディスク上および増幅器の上流側 の回路内のノイズがＲＥＡＤ　ＯＬ！Ｔ出力信号を変形する可能性のある点まて 増大できる。

本発明に従って構成した自動利得制御（ＡＧＣ）マルチプレクサ５０が第２図に 示しである。ＡＧＣマルチプレクサ５０はＡＧＣＳＥＴ信号を発生して普通のＡ ＧＣ回路を制御し、このＡＧＣ回路は普通の要領て増幅器回路の利得を制御する 。第２図を参照して。

ＡＧＣマルチプレクサは３つのモード、すなわち、獲得モードと、ホールド・モ ードとプリセット・レベル・モードで作動する。獲得モードで（ＡＣＱ獲得信号 の主張によって可能となる）では、ＡＧＣマルチプレクサ５０はＩＮ　ＳＩＧ入 力信号に応答して作動する。プリセット・レベル・モード（ＥＮＰＳＴイネーブ ル・プリセット信号が主張されたときに可能となる）では、ＡＧＣマルチプレク サ５０は外部から与えられたＰＳＴＬＶＬプリセット・レベル信号に応答してＡ ＧＣＳＥＴ信号を発生する。最後に、ホールト・モード（獲得モートまたはプリ セット・レベル・モードのいずれかの後に生じ、）ＩＯＬＤ信号の主張時に可能 となる）では、ＡＧＣマルチプレクサはＡＧＣ回路を制御するＡＧＣＳＥＴ信号 の電圧レベルをＨＯＬＤ信号が主張されたときのレベルに効果的に維持する。

ＡＧＣ回路を制御するＡＧＣＳＥＴ信号の電圧レベルはノード５１のところの電 圧レベルによって制御される。このノートのところの電圧レベルは、トランジス タ６１．６３からノード５１に流れる電流と、後述するようにノートから流出さ せられる電流とに関連する。

ＡＣＱ獲得信号、ＨＯＬＤ信号およびＥＮ　ＰＳＴイネーブル・プリセット信号 は、すべて、それぞれのトランジスタ・スイッチ５２．５３．５４を制御する。

ＡＣＱ獲得信号、）ＩＯＬＤ信号およびＥＮ　ＰＳＴイネーブル・プリセット信 号のうちの１つのみが一回毎に主張され、したがって、スイッチ５２．５３．５ ４のうちの１つのみが一回毎にオン状態になる。オン状態ては、１つのトランジ スタ・スイッチ５２．５３．５４がそのコレクタ端子からエミッタ端子に電流を 送る。

すべてのトランジスタ・スイッチ５２．５３．５４のエミッタ端子は電流ソース ・トランジスタ５５のコレクタ端子に接続しである。この電流ソース・トランジ スタ５５はオン状態にあるトランジスタ・スイッチ５２．５３．５４を通った電 流をそのベース端子の電圧レベルによって決まるレベルに制御する。

電流ソース・トランジスタのベース端子の電圧レベルは電流ソース５８および電 流ミラー回路５６Ａ、５６Ｂによって制御される。

スイッチ・トランジスタ５２は、ＡＣＱ獲得信号によって制御されて、２つのト ランジスタ６０．６１を包含する差動増幅器５７を制御する。　ＡＣＱ獲得信号 か主張されたとき、トランジスタ６１はノード５１から放出させられる電流の両 を制御し、下流側のＡＧＣ回路に送られるＡＧＣＳＥＴ信号の電圧レベルを制御 する。

トランジスタ６１を通る電流レベルはトランジスタ６０を制御するＩＮ　ＳＩＧ 入力信号の電圧レベルとトランジスタ６１を制御するＶ　ＲＥＦ電圧基準信号の 電圧レベルとの関係に関連する。

差動増幅器で便利なように、ＩＮ　ＳＩＧ入力信号の電圧レベルがＶ　ＲＥＦ電 圧基準信号の電圧レベルより低いときには、トランジスタ６１を通る電流がトラ ンジスタ６０を通る電流より多くなっている。　ＩＮ　ＳＩＧ入力信号の電圧レ ベルが増大し、Ｖ　ＲＥＦ電圧基準信号の電圧レベルを超えると、トランジスタ ６０の電流レベルが増大し、トランジスタ６１を通る電流のそれ相当の減少を生 じさせる。これにより、ノード５１から排出する電流を減少させ、　ＡＧＣＳＥ Ｔ信号の電圧レベルを増大させて下流側のＡＧＣ回路を制御する。

それと逆に、ＩＮ　ＳＴＧ入力信号の電圧レベルかＶ　ＲＥＦ電圧基準信号の電 圧レベルより低いレベルに減少すると、トランジスタ６０を通る電流レベルが減 少し、トランジスタ６１を通る電流をそれ相当に増大させる。

これにより、ノード５１から流出する電流が増大し、ＡＧＣＳＥＴ信号の電圧レ ベルを減少させて下流側のＡＧＣ回路を制御する。

トランジスタ５４は、ＥＮ　ＰＳＴイネーブル・プリセット信号によって制御さ れ、２つのトランジスタ６４．６５を制御する。トランジスタ６５はダイオード として有効に接続され、そのコレクタ端子かベース端子に接続されている。トラ ンジスタ６４は外部回路からＰＳＴ　ＬＶＬプリセット・レベル信号によって制 御される。

トランジスタ６４．６５のエミッタ端子はノード６６のところで相互に接続され 、このノートにはスイッチ・トランジスタ５４も接続されている。　ＰＳＴ　Ｌ ＶＬプリセット・レベル信号およびノード５１の電圧レベルは２つのトランジス タ６６を通る相対的な電流レベルを効果的に制御する。すなわち、ノード５１の 電圧レベルが充分に低い場合には、ＰＳＴ　ＬＶＬプリセット・レベル信号に応 答して、トランジスタ６４はトランジスタ６５より多い電流をノード６６に送る 。ノード５１．６６の相対電圧レベルに依存して、トランジスタ６５は逆バイア ス状態に置かれてなんら電流を通すことがない、いずれの場合にも、トランジス タ６３からノード５１への電流はトランジスタ６５を通ってノード５１から流出 する可能性のある電流より大きく、それによって、ノート５１の電圧レベルを高 める。

これはノート５１の電圧レベルが増大して、最終的にノード６６の電圧レベルよ り大きくなるまで継続する。この時点で、トランジスタ６５は順バイアスされ、 ノード５１からノード６６に電流が流れるのを許す、トランジスタ６３からノー ド５１に流入する電流の相対量およびトランジスタ６５を通ってノード５１から 流出する電流量に依存して、ノード５１の電圧レベル、したがって、　ＡＧＣＳ ＥＴ信号の電圧レベルは増大し続けることができる。ノード５１の電圧レベルの 増大している最中の成る時点て、トランジスタ６３からノート５１に流入する電 流の量はトランジスタ６５を通って流出する量に等しくなり、この時点で、　Ａ ＧＣＳＥＴ信号の電圧レベルが上昇を止めることになる。

ノード５１の電圧レベルが最初に大きなレベルになったときには同様の動作が生 じる。この時点で、ＥＮＰＳ丁イネーブル・プリセット信号がトランジスタ５４ をオンにしたとき、トランジスタ６５がノード５１からノード６６にノード５１ に流れる電流より多い電流を流し、ノード５１の電圧レベルを低下させる。この 状態で、トランジスタ６５．６６の各々からノート６６に流れる電流の量もノー ト５１の電圧レベルとＰＳＴ　ＬＶＬプリセット・レベル信号の電圧レベルとに よって制御される。ノード５１の電圧レベルがトランジスタ６５を通ってノード ５１から流出する電流がトランジスタ６３からノード５１に流れる電流に一致す る電圧レベルまて減少するまて電流はノード５１から流出し続ける。

ノード５１の電圧レベルを決定することに加えて、ノード５１の電流はコンデン サ６２を充電するようにも作用する。したがって、ＡＣＱ獲得信号およびＥＮ　 ＰＳＴイネーブル・プリセット信号の両方が否定され、ＨＯＬＤ信号が主張され たとき、差動増幅器５７および特にトランジスタ６１がオフとされ、スイッチ・ トランジスタ５３がオンとされる。ここで、トランジスタ６２からノード５１へ 電流を送るように作用するトランジスタ６３はダイオードとして有効に接続され ており、そのコレクタ端子はそのベース端子に接続される。したがって、　ＨＯ ＬＤ信号が主張され、トランジスタ５３がオンのとき、トランジスタ６３のコレ クタおよびベースの端子は電流ソース５５に効果的に接続される。ノード５１の 電圧レベルが電流ソース５５によって与えられる電圧レベルより高いので、この 有効ダイオードは逆バイアスされ、電流がノード５１に流入するのを防ぐ、スイ ッチ・トランジスタ５２．５４が否定されたＡＣＱ獲得信号およびＥＮ　ＰＳＴ イネーブル・プリセット信号によってオフとされるので、電流はノード５１から これらのスイッチ・トランジスタを通って流れることができず、ノード５１から 電流ソース５５を通る電流路がまったくなくなる。下流側のＡＧＣ回路がＡＧＣ ＳＥＴ信号に無限のインピーダンスを与える場合（これは入力部に電界効果トラ ンジスタを含む回路または別の普通の回路によって達成され得る）、ＡＧＣ回路 はノード５１から非常に少ない電流を引くか、あるいは、まったく電流を引かず 、ＨＯＬＤ信号が主張され、トランジスタ５３がオンになっている間、コンデン サ６２はその充電状態を維持することになる。この場合、ノード５１の電圧レベ ル（ＡＧＣＳＥＴ信号の電圧レベルに対応する）はコンデンサ６２によって与え られる電圧レベルに維持される。

上述の説明は本発明の特定の実施例に限られていたが、本発明の利点の一部ある いは前部を歿したまま変更、修正をなし得ることは了解されたい、したがって、 発明の真の精神、範囲内にあるすべての変更、修正を含めることが添付の請求の 範囲の目的である。

図面の簡単な説明 本発明は後述の請求の範囲において特に指摘される０本発明の上記およびさらな る利点は添付図面に関連した以下の説明を参照することによって一層良く理解し て貰えよう０図面において、 第１図は本発明に従って構成された、増幅器および自動利得制御経路を包含する 増幅ステージの全体的なブロック図である。

第２図は第１図に示した自動利得制御経路で用いられるＡＧＣマルチプレクサ回 路の概略回路図である。

浄書（内容に変更なし） 平成　年　月　日

Claims (1)

【特許請求の範囲】
1. １．増幅した信号を発生する増幅器の利得を制御するのに使用するための自動利 得制御装置であって、Ａ．前記増幅器の利得レベルを制御するための自動利得制 御信号を発生する自動利得制御手段と、Ｂ．所定の利得値を記憶するためのプリ セット式自動利得制御記憶手段と、 Ｃ．前記増幅器、前記プリセット式自動利得制御記憶手段および前記自動利得制 御手段に接続してあって、前記プリセット式自動利得制御記憶手段からの所定の 利得値あるいは前記増幅された信号に対応する信号を選択的に送って前記自動利 得制御手段を制御するマルチプレクサ手段と を包含することを特徴とする自動利得制御装置。