JPH0151012B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、リレーコイルを一旦励磁した後には
その励磁状態を解除してもリレースイツチのスイ
ツチング状態を自己保持するいわゆるラツチング
リレーを駆動するための回路に関する。

或る先行技術は、いわゆる２巻線形ラツチング
リレーの一方のリレーコイルおよび一方のスイツ
チング用NPNトランジスタから成る直列回路、
ならびに他方のリレーコイルおよび他方のスイツ
チング用NPNトランジスタから成る直列回路を、
電源の両出力端子間に、並列に接続し、前記一方
のリレーコイルと前記一方のスイツチング用トラ
ンジスタとの接続点に前記他方のスイツチング用
トランジスタのベースを接続して構成される。前
記一方スイツチング用トランジスタのベースに信
号を与えて遮断することによつて、他方のスイツ
チング用トランジスタが導通し、これによつて前
記他方のリレーコイルが励磁される。また前記一
方のスイツチング用トランジスタを導通すること
によつて、前記一方のリレーコイルが励磁され
る。このような先行技術では、前記他方のスイツ
チング用トランジスタのベースには前記一方のリ
レーコイルを介して電流が供給される。そのた
め、前記他方のトランジスタのベース電流が過渡
時に振動し、したがつてこの振動するベース電流
の増幅された他方のリレーコイルのための励磁電
流が大きく変動することになる。そのためラツチ
ングリレーのスイツチング態様が入力信号に正確
に応答せず、誤動作を生じることになる。

本発明の目的は、ラツチングリレーのスイツチ
ング態様が入力信号に正確に応答することができ
るように駆動回路を提供することである。

第１図は、本発明の一実施例の電気回路図であ
る。いわゆる２巻線形のラツチングリレー１は、
リレーコイル２，３と、リレースイツチ４，５と
を有する。このラツチングリレー１の一方のリレ
ーコイル２が一旦励磁されると、その励磁が解除
された後においても、リレースイツチ４は導通し
たままに自己保持される。もう１つのリレーコイ
ル３が一旦励磁されると、その励磁が解除された
後においても、リレースイツチ４が遮断したまま
に自己保持される。リレースイツチ５は、外部接
続されるためのものであり、リレーコイル２，３
の励磁によつてスイツチング状態が切換えられて
自己保持される。リレーコイル２，３には、スイ
ツチング素子としてのトランジスタ６，７が直列
にそれぞれ接続される。これらの２つのトランジ
スタ６，７は、トランジスタなどの半導体素子か
ら成るフリツプフロツプ８のリセツト出力およ
びセツト出力Ｑにそれぞれ接続される。フリツプ
フロツプ８のセツト入力に関連してANDゲート
９およびORゲート１０が接続されており、リセ
ツト入力に関連してANDゲート１１およびORゲ
ート１２が接続される。リレーコイル２とトラン
ジスタ６との接続点は、リレースイツチ４を介し
て、トランジスタから成る反転回路１３に接続さ
れる。反転回路１３からの出力は、反転回路１４
を介してANDゲート９の一方の入力に与えられ
るとともに、もう１つの反転回路１５を介して
ANDゲート１１の一方の入力に与えられる。
ANDゲート９，１１の他方の入力には、ライン
１６を介してパルス発生回路１７からのパルスが
与えられる。パルス発生回路１７は、シユミツト
回路１８からライン１９を介する信号に応答す
る。リレーコイル２，３に共通に接続されたライ
ン２０は、シユミツト回路１８からライン１９を
介する出力に応答する電力制御用スイツチング素
子２１を介して、ライン２２に接続される。

第２図は、パルス発生回路１７、電力制御用ス
イツチング素子２１およびシユミツト回路１８の
具体的な電気回路図である。シユミツト回路１８
では、ライン２２を介して入力される入力信号が
予め定める弁別レベルを越えることによつてツエ
ナーダイオード２３が導通する。これによつてト
ランジスタ２４が遮断する。トランジスタ２４の
遮断によつて、トランジスタ２５が導通する。

そのためにトランジスタ２６が遮断し、そのト
ランジスタ２６のコレクタ電位を上昇する。

電力制御用スイツチング素子２１は、トランジ
スタ９０と抵抗２７とを含む。トランジスタ９０
のコレクタ・ベース間には、抵抗２７が接続され
る。遮断中のトランジスタ９０のベース電流は、
そのコレクタ側から抵抗２７、ベースおよびエミ
ツタを経てライン２０に流れることになる。

パルス発生回路１７は、遅延回路２８とAND
ゲート２９とから成る。遅延回路２８は、反転回
路としてそれぞれ働く３つのトランジスタ３０，
３１，３２を含む。シユミツト回路１８のトラン
ジスタ２６からライン１９に第３図１に示す波形
が導出されたとき、トランジスタ３０のコレクタ
は、第３図２に示すように遅延時間T1だけ遅れ
てローレベルとなる。そのためトランジスタ３１
は、第３図３に示すように時間T2だけ遅れてそ
のトランジスタ３１のコレクタがハイレベルとな
る。トランジスタ３２は、トランジスタ３１のコ
レクタからの出力に応答してそのトランジスタ３
１の動作よりも遅延時間T3だけ遅れて第３図４
のように示す波形をそのトランジスタ３２のコレ
クタに導出する。ANDゲート２９は、トランジ
スタ３２のコレクタ出力を受信するトランジスタ
３３と、ライン１９からの出力を受信するトラン
ジスタ３４と、ダイオード３５，３６と、トラン
ジスタ３７とを含む。トランジスタ３７のコレク
タからの出力は、第３図５に示され、そのパルス
幅は（T1＋T2＋T3）である。このようにしてシ
ユミツト回路１８に第３図１に示される入力信号
が与えられるとき、パルス発生回路１７のライン
１６には時間（T1＋T2＋T3）のパルス幅を有す
るパルスが導出される。

再び第１図を参照して、スイツチ３８およびダ
イオード３９を介する信号は、ライン２２に与え
られる。またライン４０，４１からの各信号は、
ダイオード４２，４３をそれぞれ介してライン２
２に与えられる。スイツチ４０からの出力は、
ORゲート１２を介してフリツプフロツプ８をリ
セツトに強制する。またスイツチ４１からの信号
は、ORゲート１０を介してフリツプフロツプ８
をセツトに強制する。

第４図を参照して、スイツチ３８を押圧操作す
るなどしてライン２２に第４図１に示す波形を有
する入力信号を与えた場合を想定する。シユミツ
ト回路１８は、ライン１９に第４図２に示す波形
を導出し、このライン１９がハイレベルにあると
き電力制御用スイツチング素子２１が導通する。
パルス発生回路１７は第４図３に示す波形をシユ
ミツト回路１８からの出力に応答して導出する。
ここで、フリツプフロツプ８は、リセツト状態に
あり、したがつてリレースイツチ４が遮断してい
るものとする。これによつて反転回路１３の出力
はハイレベルであり反転回路１４の出力はローレ
ベルとなり反転回路１５の出力はハイレベルとな
る。反転回路１５からの出力波形は第４図４に示
される。ANDゲート１１からは第４図５に示さ
れるパルスが導出され、これによつてフリツプフ
ロツプ８がリセツトされる。リセツト出力の出
力波形は第４図６に示される。こうしてトランジ
スタ６が導通状態となり、リレーコイル２が励磁
され、リレースイツチ４，５のスイツチング状態
が変化し、リレースイツチ４は導通することにな
る。リレースイツチ４のスイツチング態様は、第
４図７に示される。リレースイツチ４が導通する
ことによつて、反転回路１３の出力はローレベル
となり、反転回路１４の出力はハイレベルとな
る。この反転回路１４からの出力波形は第４図８
に示されている。スイツチ３８を遮断することに
よつて、電力制御用スイツチング素子２１が遮断
し、これによつてフリツプフロツプ８およびリレ
ーコイル２，３の電力付勢が解除される。このと
きリレースイツチ４，５のスイツチング態様は自
己保持される。

再びスイツチ３８を導通すると、リレースイツ
チ４は前述のとおり導通しているので、反転回路
１４の出力はハイレベルである。したがつてパル
ス発生回路１７からの出力はANDゲート９を介
して第４図９に示されるように導出され、これに
よつてフリツプフロツプ８はセツトされる。フリ
ツプフロツプ８のセツト出力Ｑは、第４図１０に
示されている。これによつてトランジスタ７が導
通して、リレーコイル３が励磁され、応じてリレ
ースイツチ４が遮断し、リレースイツチ５のスイ
ツチング状態が変わる。その後、スイツチ３８を
遮断すると、リレーコイル３の励磁が解除される
けれども、その後においてはリレースイツチ４，
５のスイツチング態様が自己保持される。

第５図はシユミツト回路１８と電力制御用スイ
ツチング素子２１との具体的な電気回路図であ
る。シユミツト回路１８は、ライン２２から入力
される入力信号がハイレベルになつたときにブレ
ークダウンするツエナーダイオード４４と、この
ツエナーダイオード４４の導通によつて導通する
トランジスタ４５と、トランジスタ４５の導通に
よつて遮断するトランジスタ４６と、トランジス
タ４６の遮断とライン２２の入力信号のハイレベ
ルとに応答してブレークダウンするツエナーダイ
オード４７と、そのツエナーダイオード４７の導
通によつて導通するトランジスタ４８と、このト
ランジスタ４８の導通によつて遮断するトランジ
スタ４９とを有する。トランジスタの遮断によつ
て電力制御用スイツチング素子２１のトランジス
タ９０が導通する。

第６図は、パルス発生回路１７の他の具体的な
電気回路図である。この第６図示のパルス発生回
路１７では、ライン１９からの信号がANDゲー
ト５０の一方の入力に与えられる。ライン１９か
らの信号はまた、反転回路５１によつて反転さ
れ、抵抗５２と積分形のコンデンサ５３とから成
る時定数回路９３に与えられる。コンデンサ５３
からの出力は、ANDゲート５０の他方の入力に
与えられる。

ライン１９に第７図１で示す波形を有する信号
が与えられたとき、コンデンサ５３からの出力は
第７図２に示されるように予め定めた時間だけ遅
延される。したがつてANDゲート５０からライ
ン１６には、第７図３に示されるパルスが導出さ
れることになる。

第８図は本発明の他の実施例の電気回路図であ
る。この実施例は、前述の実施例に類似するけれ
ども、注目すべき特徴はラツチングリレー５４
は、いわゆる１巻線形であり、単一のリレーコイ
ル５５を有し、リレーコイル５５に矢符５６の方
向に電流が流れたときリレースイツチ５７が導通
して自己保持する。またリレーコイル５５に矢符
５６の逆方向に電流が流れたとき、リレースイツ
チ５７が遮断して自己保持する。ラツチングリレ
ー５４は外部接続されるためのリレースイツチ５
８を含む。リレーコイル５５の一方の端子は、直
列に接続されたトランジスタ５９，６０の相互の
接続点に接続されている。リレーコイル５５の他
方の端子は、直列に接続されたトランジスタ６
１，６２の相互の接続点に接続される。リレース
イツチ５７は、ダイオード６３および抵抗６４を
介して、ライン２０に接続される。ダイオード６
３と抵抗６４との接続点は、反転回路６５を介し
てANDゲート９に入力されるとともに、もう１
つの反転回路６６をさらに介してANDゲート１
１に入力される。

スイツチ３８を操作してライン２２に入力信号
を与えると、シユミツト回路１８は、ライン１９
に信号を導出して電力制御用スイツチング素子２
１を導通するとともに、パルス発生回路１７を能
動化してライン１６にパルスを導出させる。ここ
で、予めスイツチ４０を操作してフリツプフロツ
プ８をリセツトし、そのリセツト出力はトラン
ジスタ５９，６２を導通させ、したがつてラツチ
ングリレー５４のリレースイツチ５７が導通され
ているものとする。これによつてダイオード６３
と抵抗６４との接続点はローレベルであり、した
がつて反転回路６５の出力はハイレベルとなり、
反転回路６６の出力はローレベルとなる。そのた
めANDゲート９からORゲート１０を介してフリ
ツプフロツプ８にパルスが与えられる。フリツプ
フロツプ８のセツト出力Ｑはトランジスタ６０，
６１を導通させる。そのためリレーコイル５５に
はトランジスタ６０，６１を経て矢符５６の逆方
向に電流が流れる。そのためリレースイツチ５７
が切換わつて遮断する。スイツチ３８を遮断し
て、リレーコイル５５の励磁電流が遮断された後
においても、このリレースイツチ５７のスイツチ
ング態様は自己保持される。リレースイツチ５８
もまた同様にしてスイツチング態様が切換つて自
己保持される。

再びスイツチ３８を導通すると、反転回路６５
からのローレベル信号はANDゲート９に与えら
れることになる。また反転回路６６からはハイレ
ベル信号が出力される。これによつてフリツプフ
ロツプ８がリセツトされる。そのためトランジス
タ５９，６２が導通し、リレーコイル５５には矢
符５６の方向に電流が流れる。こうしてリレース
イツチ５７が導通して自己保持される。もう１つ
のリレースイツチ５８もまた同様にしてスイツチ
ング態様が変わつて自己保持される。

第９図は、本発明の一実施例の一部の電気回路
図である。このスイツチング回路は、２巻線形と
１巻線形のラツチングリレーのために共通に用い
られることができるという優れた利点を有する。
ライン２０と接地との間には、トランジスタ７
０，７１の直列回路が接続されており、またトラ
ンジスタ７２，７３の直列回路が接続されてい
る。フリツプフロツプ８のセツト出力Ｑはトラン
ジスタ７４のベースに与えられる。トランジスタ
７４が導通することによつて、トランジスタ７５
が導通し、これによつてトランジスタ７０が導通
する。フリツプフロツプ８のセツト出力Ｑはま
た、トランジスタ７３に与えられてトランジスタ
７３を導通させる。フリツプフロツプ８のリセツ
ト出力は、トランジスタ７６を導通させ、これ
によつてトランジスタ７７が導通する。トランジ
スタ７７の導通によつて、トランジスタ７２が導
通する。フリツプフロツプ８のリセツト出力は
また、トランジスタ７１を導通させる。トランジ
スタ７０，７２の接続点には、端子７８が設けら
れる。トランジスタ７２，７３の接続点には、端
子７９が設けられる。ライン２０には端子８０，
８１が設けられる。

ラツチングリレーが第１図に示されるように２
巻線形である場合には、一方のリレーコイル２は
端子７８，８０間に接続され、もう１つのリレー
コイル３は端子７９，８１間に接続される。フリ
ツプフロツプ８のセツト出力Ｑがハイレベルにな
ると、トランジスタ７３が導通し、これによつて
端子７９，８１に接続された前記リレーコイル３
が励磁される。このとき、トランジスタ７４，７
５，７０は導通しており、トランジスタ７１は遮
断しているので、端子７８，８０間に接続された
リレーコイル２が励磁されることはない。

フリツプフロツプ８のリセツト出力がハイレ
ベルになると、トランジスタ７１が導通し、これ
によつて端子７８，８０間に接続されたリレーコ
イル２が励磁される。このときトランジスタ７
６，７７，７２は導通しており、トランジスタ７
３は遮断しているので、端子７９，８１間に接続
されたリレーコイル３が励磁されることはない。

ラツチングリレーが第８図に示されるように１
巻線形である場合には、そのリレーコイル５５は
端子７８，７９間に接続される。フリツプフロツ
プ８のセツト出力Ｑがハイレベルであるとき、ト
ランジスタ７３が導通するとともに、トランジス
タ７４，７５，７０が導通する。こうしてライン
２０、トランジスタ７０、端子７８，７９、トラ
ンジスタ７３を経て励磁電流の経路が形成され
る。そのためリレーコイル５５には矢符５６の逆
方向に励磁電流が流れる。フリツプフロツプ８の
リセツト出力がハイレベルになると、トランジ
スタ７１が導通するとともに、トランジスタ７
６，７７，７２が導通する。これによつてライン
２０、トランジスタ７２、端子７９，７８、トラ
ンジスタ７１を経て励磁電流の経路が形成され
る。これによつてリレーコイル５５には、矢符５
６の方向の励磁電流が流れる。

第９図に示されるスイツチング回路は、前述の
ように２巻線形および１巻線形のラツチングリレ
ーに共通に用いることができる。したがつて集積
回路によつて実現することができ、その半導体チ
ツプに端子７８〜８１を設ければよい。こうして
生産性が向上され、また取扱いが容易になる。な
お、端子８０，８１はいずれか１個だけ設けられ
てもよい。

以上のように本発明によれば、入力信号をレベ
ル弁別回路によつてレベル弁別し、これによつて
パルスを発生してフリツプフロツプの安定状態を
変え、そのフリツプフロツプの出力に応じてラツ
チングリレーのリレースイツチのスイツチング態
様を切換えるようにしたので、ラツチングリレー
のリレーコイルのインダクタンスの悪影響によつ
て誤動作が生じることは全くなく、入力信号に正
確に応答したスイツチング態様の切替えが可能に
なる。

【図面の簡単な説明】

第１図は本発明の一実施例の電気回路図、第２
図はパルス発生回路１７、シユミツト回路１８お
よび電力制御用スイツチング素子２１の具体的な
電気回路図、第３図は第２図に示した遅延回路２
８の動作を説明するための波形図、第４図は第１
図の駆動回路の動作を説明するための波形図、第
５図はシユミツト回路１８の他の具体的な電気回
路図、第６図はパルス発生回路１７の他の具体的
な電気回路図、第７図は第６図のパルス発生回路
１７の動作を説明するための波形図、第８図は本
発明の他の実施例の電気回路図、第９図はラツチ
ングリレー１，５４に関連するスイツチング回路
の具体的な他の電気回路図である。 １……２巻線形ラツチングリレー、２，３，５
５……リレーコイル、６，７，５９〜６２，７０
〜７７……トランジスタ、８……フリツプフロツ
プ、９，１１……ANDゲート、１０，１２……
ORゲート、１３〜１５，６５，６６……反転回
路、１７……パルス発生回路、１８……シユミツ
ト回路、２１……電力制御用スイツチング素子、
５４……１巻線形ラツチングリレー。

Claims (1)

1. 【特許請求の範囲】 １ ラツチングリレーのリレーコイルに関連して
   スイツチング回路を接続し、このスイツチング回
   路は、フリツプフロツプの２つの各安定状態に応
   答してラツチングリレーのリレースイツチのスイ
   ツチング態様を変える前記リレーコイルを励磁
   し、さらに 入力信号を受信するレベル弁別回路と、 入力信号がレベル弁別回路の弁別レベルを越え
   る期間中前記スイツチング回路に電力を供給する
   電力制御用スイツチング素子と、 レベル弁別回路からの出力に応答し、入力信号
   が前記弁別レベルを越えた直後にパルスを発生す
   る回路と、 前記パルスとリレースイツチのスイツチング態
   様とに応答し、そのリレースイツチのもう１つの
   スイツチング態様に対応した安定状態となるよう
   にフリツプフロツプの安定状態を変える論理回路
   とを含むことを特徴とするラツチングリレーの駆
   動回路。