JPH0152937B2 - - Google Patents
Info
- Publication number
- JPH0152937B2 JPH0152937B2 JP59123652A JP12365284A JPH0152937B2 JP H0152937 B2 JPH0152937 B2 JP H0152937B2 JP 59123652 A JP59123652 A JP 59123652A JP 12365284 A JP12365284 A JP 12365284A JP H0152937 B2 JPH0152937 B2 JP H0152937B2
- Authority
- JP
- Japan
- Prior art keywords
- digital signal
- decoding
- synchronization word
- signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Error Detection And Correction (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は一定周期の同期符号を有する伝送系に
おける最尤復号方式に関するものである。
おける最尤復号方式に関するものである。
従来、この種の方式においては先に送信デイジ
タル信号のみについて、たたみ込み符号化を行な
い、その後、同期語を付加する構成が採られてい
た。
タル信号のみについて、たたみ込み符号化を行な
い、その後、同期語を付加する構成が採られてい
た。
第１図は従来の送信回路の構成の１例を示すブ
ロツク図であつて、１は伝送すべきデイジタル信
号、２はたたみ込み符号化されたデイジタル信
号、３は同期語を付加した送信デイジタル信号、
４は同期語信号、５は符号化回路、６は同期語挿
入回路を表わしている。
ロツク図であつて、１は伝送すべきデイジタル信
号、２はたたみ込み符号化されたデイジタル信
号、３は同期語を付加した送信デイジタル信号、
４は同期語信号、５は符号化回路、６は同期語挿
入回路を表わしている。
第２図は送信回路各部の信号の例を示す図で、
１〜３はそれぞれ第１図の１〜３に対応してお
り、Ｄ１〜Ｄ４は符号化前のデータ、Ｃ１１〜Ｃ
２４は符号化後のデータ、斜線を施した部分は同
期語を示している。
１〜３はそれぞれ第１図の１〜３に対応してお
り、Ｄ１〜Ｄ４は符号化前のデータ、Ｃ１１〜Ｃ
２４は符号化後のデータ、斜線を施した部分は同
期語を示している。
第３図は復号回路の構成の１例を示すブロツク
図であつて、７は受信復調信号、８は同期語分離
回路、９は同期語を分離した受信復調信号、１０
は復号回路、１１は復号した伝送すべきデイジタ
ル信号を表わしている。
図であつて、７は受信復調信号、８は同期語分離
回路、９は同期語を分離した受信復調信号、１０
は復号回路、１１は復号した伝送すべきデイジタ
ル信号を表わしている。
第４図は復号回路各部の信号の例を示す図で、
７，９，１１はそれぞれ第３図の７，９，１１に
対応しており、７は受信復調信号、９は同期語を
分離した受信復調信号、１１は復号した伝送すべ
きデイジタル信号を表わしていて、Ｄ１〜Ｄ４、
Ｃ１１〜Ｃ２４および斜線を施した部分などは第
２図と同様である。
７，９，１１はそれぞれ第３図の７，９，１１に
対応しており、７は受信復調信号、９は同期語を
分離した受信復調信号、１１は復号した伝送すべ
きデイジタル信号を表わしていて、Ｄ１〜Ｄ４、
Ｃ１１〜Ｃ２４および斜線を施した部分などは第
２図と同様である。
第３図の復号回路では、このように受信復調信
号から同期語を除き再び連続した符号化信号とし
て、ビタビ復号を行なう構成になつている。
号から同期語を除き再び連続した符号化信号とし
て、ビタビ復号を行なう構成になつている。
以上説明した送信回路と復号回路の組合わせに
よる従来の方式では、送信側では符号化した後同
期語を挿入するための合成回路が必要であり、受
信側では復号するために同期語部で回路動作を止
める機能が必要であつて、回路構成や制御が複雑
になるうえ、伝送特性は同期語を除き符号化信号
のみを送受した場合と同等になり、同期語の情報
を誤り訂正に寄与していないという欠点があつ
た。
よる従来の方式では、送信側では符号化した後同
期語を挿入するための合成回路が必要であり、受
信側では復号するために同期語部で回路動作を止
める機能が必要であつて、回路構成や制御が複雑
になるうえ、伝送特性は同期語を除き符号化信号
のみを送受した場合と同等になり、同期語の情報
を誤り訂正に寄与していないという欠点があつ
た。
第５図は従来の復号回路の構成の他の例を示す
ブロツク図であつて、７は受信復調信号、１２は
同期語分離“０”挿入回路、１３はクロツク切替
回路、１０は復号回路、１１は伝送すべきデイジ
タル信号、１４は高速クロツク、１４′は伝送速
度と同じ速度のクロツク、１５は復号回路の入力
信号、１６はクロツク信号を表わしている。
ブロツク図であつて、７は受信復調信号、１２は
同期語分離“０”挿入回路、１３はクロツク切替
回路、１０は復号回路、１１は伝送すべきデイジ
タル信号、１４は高速クロツク、１４′は伝送速
度と同じ速度のクロツク、１５は復号回路の入力
信号、１６はクロツク信号を表わしている。
第６図は復号回路の各部の信号の例を示す図で
あつて、７，１５，１６，１１はそれぞれ第５図
の７，１５，１６，１１に対応しており、７は受
信復調信号、１５は同期語を除き“０”を挿入し
た復号回路入力信号、１６はクロツク信号、１１
は復号した伝送すべきデイジタル信号、４は同期
語、１７は“０”信号を表わしている。
あつて、７，１５，１６，１１はそれぞれ第５図
の７，１５，１６，１１に対応しており、７は受
信復調信号、１５は同期語を除き“０”を挿入し
た復号回路入力信号、１６はクロツク信号、１１
は復号した伝送すべきデイジタル信号、４は同期
語、１７は“０”信号を表わしている。
この例においては、受信復調信号から同期語を
除き、“０”を挿入し、復号回路をリセツトする
構成を採つている。
除き、“０”を挿入し、復号回路をリセツトする
構成を採つている。
従来の、この方式においては、復号回路をリセ
ツトするため、同期語を受信している間に、伝送
速度より速いクロツクを用いてリセツトを完了し
なければならないから、２系統のクロツク回路と
該クロツクを切り替える回路および速いクロツク
に追従することのできる復号回路を必要とする
等、回路構成が複雑で制御が困難であるという欠
点があつた。
ツトするため、同期語を受信している間に、伝送
速度より速いクロツクを用いてリセツトを完了し
なければならないから、２系統のクロツク回路と
該クロツクを切り替える回路および速いクロツク
に追従することのできる復号回路を必要とする
等、回路構成が複雑で制御が困難であるという欠
点があつた。
本発明は上記従来の欠点を解決するため、伝送
すべきデイジタル信号と同期語を同時に符号化し
たデイジタル信号を用いて通信を行なうものであ
つて、同期語を有効に利用することが可能で復号
の効率が高く、また、クロツク速度より速い信号
処理をする必要がなく簡潔な回路で実現可能な誤
り訂正方式を提供することを目的としている。
すべきデイジタル信号と同期語を同時に符号化し
たデイジタル信号を用いて通信を行なうものであ
つて、同期語を有効に利用することが可能で復号
の効率が高く、また、クロツク速度より速い信号
処理をする必要がなく簡潔な回路で実現可能な誤
り訂正方式を提供することを目的としている。
以下、その構成等に関し実施例の図面に基づい
て詳細に説明する。
て詳細に説明する。
以降、本発明の実施例の記述に関しては要点を
簡潔に説明するため符号化を伝送能率１／２、拘
束長３、多項式１＋Ｘ＋X2、１×X2とし、同期
語長が３の場合について述べる。
簡潔に説明するため符号化を伝送能率１／２、拘
束長３、多項式１＋Ｘ＋X2、１×X2とし、同期
語長が３の場合について述べる。
第７図は本発明の１実施例の送信回路の構成を
示すブロツク図であつて、１は伝送すべきデイジ
タル信号、６は同期語挿入回路、５は符号化回
路、１９は符号化送信デイジタル信号を表わして
いる。
示すブロツク図であつて、１は伝送すべきデイジ
タル信号、６は同期語挿入回路、５は符号化回
路、１９は符号化送信デイジタル信号を表わして
いる。
第８図は送信回路各部の信号を示す図で、１，
１８，１９は第７図の１，１８，１９に対応して
おり、１は伝送すべきデイジタル信号、１８は同
期語を挿入した信号、１９は符号化送信デイジタ
ル信号を表わしている。また、２０は同期語と隣
接するデイジタル信号から生成される符号化信
号、２１は同期語により決定される固定パターン
を示している。
１８，１９は第７図の１，１８，１９に対応して
おり、１は伝送すべきデイジタル信号、１８は同
期語を挿入した信号、１９は符号化送信デイジタ
ル信号を表わしている。また、２０は同期語と隣
接するデイジタル信号から生成される符号化信
号、２１は同期語により決定される固定パターン
を示している。
第９図は本発明の１実施例の復号回路を示すブ
ロツク図であつて、２２はメトリツク演算回路、
２３はパスメモリ、２４はパスメモリ選択回路、
１８は入力信号、２５は固定パターンを強制的に
入力する信号、２６は最尤判定回路、２７は強制
的にパスを選択する信号を表わしている。
ロツク図であつて、２２はメトリツク演算回路、
２３はパスメモリ、２４はパスメモリ選択回路、
１８は入力信号、２５は固定パターンを強制的に
入力する信号、２６は最尤判定回路、２７は強制
的にパスを選択する信号を表わしている。
この回路は同期語のない所では通常のビタビ復
号を行ない、フレーム周期に入力される固定パタ
ーン２１を受信した時のみ、受信信号ではなく既
知である固定パターンを用いてメトリツク演算を
行ない、また、最尤パス判定において、メトリツ
ク演算による結果ではなく、２５により検出した
同期語のパターンに従つて判定を行なうごとく動
作するものである。
号を行ない、フレーム周期に入力される固定パタ
ーン２１を受信した時のみ、受信信号ではなく既
知である固定パターンを用いてメトリツク演算を
行ない、また、最尤パス判定において、メトリツ
ク演算による結果ではなく、２５により検出した
同期語のパターンに従つて判定を行なうごとく動
作するものである。
第１０図は誤つたパスを選択した後の復号回路
の状態の変遷を示す図で、２８は従来のオール
“０”を入力するリセツト形の復号法の特性、２
９は従来の同期語を除いて復号する復号法の特
性、３０は本発明の復号法の特性、３１は正しい
遷移を示しており、また、３２は同期語長を示し
ている。
の状態の変遷を示す図で、２８は従来のオール
“０”を入力するリセツト形の復号法の特性、２
９は従来の同期語を除いて復号する復号法の特
性、３０は本発明の復号法の特性、３１は正しい
遷移を示しており、また、３２は同期語長を示し
ている。
図より明らかなように、従来の同期語を除去す
る復号法に比べて、正しいパスに戻る時間が速
く、誤り訂正能力の大きいことがわかる。
る復号法に比べて、正しいパスに戻る時間が速
く、誤り訂正能力の大きいことがわかる。
以上、詳細に説明したように、本発明の方式に
よれば、クロツク回路を２系統設けたり、データ
の伝送速度より速いクロツクに追従する復号回路
などを必要とすることなく、簡潔な回路構成で装
置を実現することができる利点がある。また、同
期語情報を誤り訂正に寄与せしめることができる
ので復号効率の高い通信を実現し得るから効果は
大である。
よれば、クロツク回路を２系統設けたり、データ
の伝送速度より速いクロツクに追従する復号回路
などを必要とすることなく、簡潔な回路構成で装
置を実現することができる利点がある。また、同
期語情報を誤り訂正に寄与せしめることができる
ので復号効率の高い通信を実現し得るから効果は
大である。
第１図は従来の送信回路の構成の１例を示すブ
ロツク図、第２図は送信回路各部の信号の例を示
す図、第３図は復号回路の構成の１例を示すブロ
ツク図、第４図は復号回路各部の信号の例を示す
図、第５図は従来の復号回路の構成の他の例を示
すブロツク図、第６図は復号回路各部の信号の例
を示す図、第７図は本発明の１実施例の送信回路
の構成を示すブロツク図、第８図は送信回路各部
の信号を示す図、第９図は本発明の１実施例の復
号回路を示すブロツク図、第１０図は誤つたパス
を選択した後の復号回路の状態の変遷を示す図で
ある。 １……伝送すべきデイジタル信号、２……たた
み込み符号化されたデイジタル信号、３……同期
語を付加した送信デイジタル信号、４……同期語
信号、５……符号化回路、６……同期語挿入回
路、７……受信復調信号、８……同期語分離回
路、９……同期語を分離した受信復調信号、１０
……復号回路、１１……復号した伝送すべきデイ
ジタル信号、１２……同期語分離“０”挿入回
路、１３……クロツク切替回路、１４……高速ク
ロツク、１４′……伝送速度と同じ速度のクロツ
ク、１５……復号回路の入力信号、１６……クロ
ツク信号、１７……“０”信号、１８……同期語
を挿入した信号、１９……符号化送信デイジタル
信号、２０……同期語と隣接するデイジタル信号
から生成される符号化信号、２１……同期語によ
り決定される固定パターン、２２……メトリツク
演算回路、２３……パスメモリ、２４……パスメ
モリ選択回路、２５……固定パターンを強制的に
入力する信号、２６……最尤判定回路、２７……
強制的にパスを選択する信号、２８……従来のオ
ール“０”を入力するリセツト形の特性、２９…
…従来の同期語を除いて復号する復号法の特性、
３０……本発明の復号法の特性、３１……正しい
遷移、３２……同期語長。
ロツク図、第２図は送信回路各部の信号の例を示
す図、第３図は復号回路の構成の１例を示すブロ
ツク図、第４図は復号回路各部の信号の例を示す
図、第５図は従来の復号回路の構成の他の例を示
すブロツク図、第６図は復号回路各部の信号の例
を示す図、第７図は本発明の１実施例の送信回路
の構成を示すブロツク図、第８図は送信回路各部
の信号を示す図、第９図は本発明の１実施例の復
号回路を示すブロツク図、第１０図は誤つたパス
を選択した後の復号回路の状態の変遷を示す図で
ある。 １……伝送すべきデイジタル信号、２……たた
み込み符号化されたデイジタル信号、３……同期
語を付加した送信デイジタル信号、４……同期語
信号、５……符号化回路、６……同期語挿入回
路、７……受信復調信号、８……同期語分離回
路、９……同期語を分離した受信復調信号、１０
……復号回路、１１……復号した伝送すべきデイ
ジタル信号、１２……同期語分離“０”挿入回
路、１３……クロツク切替回路、１４……高速ク
ロツク、１４′……伝送速度と同じ速度のクロツ
ク、１５……復号回路の入力信号、１６……クロ
ツク信号、１７……“０”信号、１８……同期語
を挿入した信号、１９……符号化送信デイジタル
信号、２０……同期語と隣接するデイジタル信号
から生成される符号化信号、２１……同期語によ
り決定される固定パターン、２２……メトリツク
演算回路、２３……パスメモリ、２４……パスメ
モリ選択回路、２５……固定パターンを強制的に
入力する信号、２６……最尤判定回路、２７……
強制的にパスを選択する信号、２８……従来のオ
ール“０”を入力するリセツト形の特性、２９…
…従来の同期語を除いて復号する復号法の特性、
３０……本発明の復号法の特性、３１……正しい
遷移、３２……同期語長。
Claims (1)
- 【特許請求の範囲】 １ 一定周期で同期をとる信号を伝送する伝送系
において、送信側で伝送すべきデイジタル信号と
同期語を一体化したデイジタル信号をたたみ込み
符号化して符号化デイジタル信号として送信する
と共に、受信側で該符号化デイジタル信号を復号
した後、伝送すべきデイジタル信号を分離検出す
る復号検出方法において受信側で復号前または復
号後に同期を確立して検出または推定した同期語
によりフレームタイミングごとに受信信号の一部
を特定ビツトで置き換えることを特徴とする誤り
訂正方式。 ２ 一定周期で同期をとる信号を伝送する伝送系
において、送信側で伝送すべきデイジタル信号と
同期語を一体化したデイジタル信号をたたみ込み
符号化して符号化デイジタル信号として送信する
と共に、受信側で該符号化デイジタル信号を復号
した後、伝送すべきデイジタル信号を分離検出す
る復号検出方法において、受信側で最尤復号回路
のメトリツク演算及び最尤バスの選択を同期語に
従つて行なうことを特徴とする誤り訂正方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12365284A JPS613529A (ja) | 1984-06-18 | 1984-06-18 | 誤り訂正方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12365284A JPS613529A (ja) | 1984-06-18 | 1984-06-18 | 誤り訂正方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS613529A JPS613529A (ja) | 1986-01-09 |
| JPH0152937B2 true JPH0152937B2 (ja) | 1989-11-10 |
Family
ID=14865909
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12365284A Granted JPS613529A (ja) | 1984-06-18 | 1984-06-18 | 誤り訂正方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS613529A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02112322A (ja) * | 1988-10-21 | 1990-04-25 | Nec Corp | 誤り訂正符号化方法 |
| JPH0555932A (ja) * | 1991-08-23 | 1993-03-05 | Matsushita Electric Ind Co Ltd | 誤り訂正符復号化装置 |
| AU734105B2 (en) * | 1997-08-11 | 2001-06-07 | Sony Corporation | Digital data transmission device and method, digital data demodulation device and method, and transmission medium |
| US6118825A (en) * | 1997-08-11 | 2000-09-12 | Sony Corporation | Digital data transmission device and method, digital data demodulation device and method, and transmission medium |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5940337B2 (ja) * | 1976-12-15 | 1984-09-29 | 日本電気株式会社 | 誤り訂正符号化器 |
-
1984
- 1984-06-18 JP JP12365284A patent/JPS613529A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS613529A (ja) | 1986-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4271520A (en) | Synchronizing technique for an error correcting digital transmission system | |
| US5677935A (en) | Sync detecting method and sync detecting circuit | |
| US4527279A (en) | Synchronization circuit for a Viterbi decoder | |
| US4462051A (en) | Demodulator for an asynchronous binary signal | |
| EP0090019A4 (en) | CIRCUIT FOR DETECTING ERRORS IN MULTIPLE SOURCE CLOCK SIGNAL COMMUNICATIONS. | |
| US4858235A (en) | Information storage apparatus | |
| JPH0152937B2 (ja) | ||
| US5625505A (en) | Method of and apparatus for regenerating partial-response record signal | |
| US3938085A (en) | Transmitting station and receiving station for operating with a systematic recurrent code | |
| JP2786342B2 (ja) | ビタビ復号器 | |
| JPH08249822A (ja) | シンク検出方法及びシンク検出回路 | |
| US4809301A (en) | Detection apparatus for bi-phase signals | |
| JPS61101138A (ja) | フレ−ム同期方式 | |
| JP2803627B2 (ja) | 畳込み復号化回路 | |
| JPS59104842A (ja) | 同期情報抽出回路 | |
| JP2566939B2 (ja) | 伝送装置 | |
| JPH03198432A (ja) | 符号・復号器 | |
| JP2600581B2 (ja) | 符号同期回路 | |
| JPH0761059B2 (ja) | ルート識別方式 | |
| JPS61245732A (ja) | フレ−ム同期回路 | |
| JPH0221183B2 (ja) | ||
| JPH10163901A (ja) | Ｒｄｓ受信装置 | |
| JPS6341255B2 (ja) | ||
| JP2576526B2 (ja) | 入出力信号監視回路 | |
| JPH0123972B2 (ja) |