JPH0153941B2 - - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ラジオ受信機の検波出力に含まれる
雑音成分を取り除く雑音除去装置に関する。

従来の技術 ラジオ受信機の検波出力（低周波出力）には各
種の雑音が含まれるが、車載用のラジオ受信機で
は特にイグニツシヨンノイズとマルチパスノイズ
が問題となる。このような雑音を除去する為の従
来の雑音除去装置は、雑音のパルスを１本、１本
取り除くような構成となつている。即ち、第８図
Ａに示すように音声信号ａに雑音パルスN₁〜N₇
が重畳している場合、ゲート回路によつて雑音パ
ルスのみをカツトするものであるが、雑音パルス
の幅は極めて多種類あるためにゲート回路のゲー
トタイミングやゲート幅の制御が著しく困難であ
り、ゲート回路のタイミングずれにより第８図の
雑音パルスN₇のように全く除去されないものや、
雑音パルス幅がゲート幅を越えることより、第８
図Ｂの雑音パルスN₄のように正確にカツトされ
ないものが生じ、音声信号に雑音以上の歪を与え
てしまうことがある。特に、マルチパスノイズに
よる雑音はパルスの幅も広く有効にゲートするこ
とは困難である。

発明が解決しようとする問題点 本発明はこのような従来の問題点を解決したも
ので、その目的は、マルチパスノイズやイグニツ
シヨンノイズ等の雑音を有効に除去し得る雑音除
去装置を提供することにある。

発明の着眼点 一般に、音声信号の数10ｍｓの区間だけがその
直前の数10ｍｓの音声信号と置き換わつても聴感
上それほどの違和感は生じない。そこで、音声信
号上の雑音パルスを１本、１本別々に取り除くの
ではなく、雑音パルスが密に発生している比較的
長い区間（雑音発生区間）をそつくりその直前の
雑音のない区間で置換してやれば、聴感上違和感
なく雑音を除去し得ると共に、ゲートのタイミン
グやゲート時間に関する制限も少なくなる。

問題点を解決するための手段 本発明はこのような点に着目して為されたもの
で、ラジオ受信機の検波出力を時間τ₁だけ遅延さ
せる第１の遅延回路と、該第１の遅延回路の出を
増幅する利得制御可能な第１の増幅回路と、前記
検波出力を時間τ₂（＞τ₁）だけ遅延させる第２の
遅延回路と、該第２の遅延回路の出力を増幅する
利得制御可能な第２の増幅回路と、該第１及び第
２の増幅回路の出力を加算して受信機のスピーカ
に送出する加算回路と、前記検波出力中の雑音の
発生区間を検知し、この検知した発生区間の開始
時点より時間t₁（＜τ₁）間で前記第１の増幅回路
の利得を所定値より徐々に零まで低下させると共
に前記第２の増幅回路の利得を零より徐々に所定
値まで増大させ、雑音発生区間の終了時点から時
間τ₁経過後より時間t₂間で前記第１の増幅回路の
利得を零より徐々に前記所定値まで増大させると
共に前記第２の増幅回路の利得を前記所定値より
零まで徐々に減少させる制御回路とで雑音除去装
置を構成する。

作 用 検波出力中に雑音がない場合、第１の増幅回路
の利得は所定値であり、第２の増幅回路の利得は
零であり、第１の遅延回路で時間τ₁だけ遅延され
た検波出力のみが第１の増幅回路を通つてスピー
カに導かれる。検波出力中に雑音が現れると、制
御回路により第１の増幅回路の利得が所定値より
徐々に零まで低下されると共に、第２の増幅回路
の利得が零より徐々に所定値まで増大され、時間
t₁後には、第２の遅延回路で時間τ₂だけ遅延され
た検波出力のみが第２の増幅回路を通つてスピー
カに導かれる。検波出力中の雑音発生区間が終了
してから時間τ₁が経過すると、制御回路により第
１の増幅回路の利得が零より徐々に所定値まで増
大されると共に第２の増幅回路の利得が所定値よ
り徐々に零まで低下され、再び第１の増幅回路の
出力のみがスピーカに導かれる。第２の遅延回路
の遅延時間τ₂は第１の遅延時間τ₁より大きく設定
されており、雑音発生区間の音声信号はその直前
の区間の音声信号で置換され、且つつその置換は
時間t₁，t₂間にわたり徐々に行なわれる。

実施例 第１図は本発明の雑音除去装置を有するラジオ
受信機の要部ブロツク図であり、ANTはアンテ
ナ、RFは高周波段、MIXはミキサ回路、IFは中
間周波段、DETは検波段、AFは低周波増幅段、
SPはスピーカであり、本発明に係わる雑音除去
装置NCALは、検波段IFの出力（検波出力）を
入力とし、雑音除去処理を終えた検波出力を低周
波増幅段AFに送出する。

第２図は本発明の雑音除去装置の実施例の要部
ブロツク図であり、検波出力は入力端子１０より
バツフアアンプ１１に入力され、第１の遅延回路
１２、第２の遅延回路１３、制御回路１４に加え
られる。第１の遅延回路１２は時間τ₁の遅延、第
２の遅延回路１３は時間τ₁より長い時間τ₂の遅延
をそれぞれバツフアアンプ１１の出力に施すもの
で、信号の可聴帯域全域にわたり同様の遅延時間
を付与するものである。第１の遅延回路１２の出
力は第１の増幅回路１５に、第２の遅延回路１３
の出力は第２の増幅回路１６にそれぞれ入力され
る。第１および第２の増幅回路１５，１６は共に
制御電圧Ｖのレベルに応じて利得が変化する利得
可変の増幅回路であり、第３図の制御電圧対利得
特性図に示すように第１の増幅回路１５は同図の
点線のように制御電圧Ｖが高くなるほど利得が減
少し、第２の増幅回路１６は同図の実線のように
制御電圧Ｖが高くなるほど利得が逆に増加する。
また、第１、第２の増幅回路１５，１６に同一の
制御電圧Ｖを加えた場合、両者の利得の和はほぼ
一定になるように構成されている。第１、第２の
増幅回路１５，１６の出力は加算回路１７で加算
され、バツフアアンプ１８を通して出力端子１９
より低周波増幅段AFに送出される。また、制御
回路１４は、検波出力中の雑音の発生区間を検知
し、この発生区間の開始時点より時間t₁（＜τ₁）
間で第１の増幅回路１５の利得を所定値より徐々
に零まで低下させると共に第２増幅回路１６の利
得を零より徐々に所定値まで増大させ、雑音発生
区間が終了したから時間τ₁が経過するとその時点
より時間t₂（≒t₁）間で第１の増幅回路１５の利
得を零より徐々に前記所定値まで増大させると共
に第２の増幅回路１６の利得を所定値より零まで
徐々に減させるような制御電圧Ｖを発生する。

第４図は第１の遅延回路１２の構成例を示すブ
ロツク図であり、バツフアアンプ１１の出力（検
波出力）は入力端子４０より遅延回路自体の利得
を決定する増幅回路４１を通してローパスフイル
タ４２に加えられる。このローパスフイルタ４２
は、後段のサンプルホールド回路４３で折り返し
雑音が発生しないように入力信号の帯域を制限す
るためのものである。サンプルホールド回路４３
に入力された検波出力は所定のサンプリング周期
毎にサンプリングされ、Ａ／Ｄ変換器４４でデイ
ジタル量に変換されてFIFOメモリ４５に入力さ
れる。このFIFOメモリ４５は、Ａ／Ｄ変換器４
４の出力データを格納するメモリ番地を順次繰り
上げることにより遅延時間を得るもので、その遅
延時間はτ₁である。FIFOメモリ４５の出力は
Ｄ／Ａ変換器４６でアナログ量に変換され、ロー
パスフイルタ４７で波形が平滑化された信号（時
間τ₁だけ遅延された検波出力）が出力力端子４８
を介して第１の増幅回路１５に入力される。な
お、第２の遅延回路１３は第４図においてFIFO
メモリ４５の遅延時間をτ₂とすることにより実現
できる。

第５図は制御回路１４の構成例を示すブロツク
図であり、バツフアアンプ１１の出力（検波出
力）は入力端子５０より検出感度を決定する増幅
回路５１を介してハイパスフイルタ５２に入力さ
れる。例えば増幅回路５１の出力が第６図Ａに示
すように音声信号AUに雑音パルスＮ１＋Ｎ２が
重畳されたものとすると、ハイパスフイルタ５２
の出力には同図Ｂに示すように雑音パルスＮ１，
Ｎ２のみが現れる。ハイパスフイルタ５２の出力
は整流・平滑回路５３に入力されており、ここで
ハイパスフイルタ５２の出力が単極化されると共
に平滑化され、第６図Ｃに示すような信号が取り
出される。整形回路５４は整流・平滑回路５３の
出力を所定の閾植と比較することにより第６図Ｄ
に示すようなパルスを出力する。この整形回路５
４の出力パルスの幅t_oは、ほぼ雑音発生区間に一
致する。換言すれば、整流・平滑回路５３の時定
数を調整することにより第６図Ａに示したように
雑音パルスＮ１，Ｎ２が比較的短い時間間隔で出
現するような場合、雑音パルスＮ１の始めより雑
音パルスＮ２の終りまでを雑音発生区間として検
知するものである。雑音パルスＮ１の終端より例
えば数ｍｓ以内に次の雑音パルスが出現したとき
に、これらを同一の雑音発生区間とするのが好ま
しい。また、第５図における伸張回路５５は、第
６図Ｅに示すように整形回路５４の出力パルス幅
の後端を時間τ₁だけ伸張するものであり、時定数
回路５６は例えば積分回路で構成され、第６図Ｆ
に示すように雑音発生区間の開始時点より時間t₁
間でレベルが徐々に零から所定値まで増大し、雑
音発生区間の終りより時間τ₁経過後から時間t₂間
でレベルが徐々に所定値から零まで減少するよう
に出力を発生する。この時定数回路５６の出力は
出力端子５７を介して第１、第２の増幅回路１
５，１６に制御電圧Ｖとして印加される。なお、
整形回路５４の出力パルスの幅は雑音発生区間に
正確には一致せず、それより長くなるので、この
長くなる分を見込んで伸張回路５５の伸張幅をτ₁
より短くするようにしても良い。また、制御回路
１４は、ハイパスフイルタ５２の出力パルスで再
トリガされるワンシヨツトマルチバイブレータで
構成することも可能である。

上記構成において、時間τ₁は第１の増幅回路１
５の出と第２の増幅回路１５の出力とを切換える
過度時間の最大許容時間を決定し、時間t₁は時間
τ₁より小さくしておく。また、時間τ₂はτ₁＋t_o（適
用しようとする雑音の最大発生区間）＋t₂より大
きくしておくことが望まれ、一般に、τ₂は100ｍ
ｓ以内で設定する。

第７図は第２図示装置の動作説明図であり、Ａ
はバツフアアンプ１１の出力（検波出力）、Ｂは
第１の遅延回路１２の出力、Ｃは第２の遅延回路
１３の出力、Ｄは制御回路１４の出力（制御電圧
Ｖ）、Ｅは第１の増幅回路１５の出力、Ｆは第２
の増幅回路１６の出力、Ｇは加算回路１７の出力
をそれぞれ示し、Ａ〜Ｕ、ａ〜ｐは検波出力をあ
る区間毎に分割した場合の各検波出力を示す。

バツフアアンプ１１の出力中に雑音が発生して
いない期間（検波出力Ａ〜Ｇの期間）は、制御電
圧Ｖが零なので加算回路１７の出力は第１の増幅
回路１５の出力のみを含む、時間τ₁だけ遅延され
た音声信号が出力端子１９に送出されている。

バツフアアンプ１１の出力に第７図の斜線で示
したような雑音が発生すると、制御電圧Ｖは雑音
発生区間t_oの開始時点より徐々にレベルが増大
し、時間t₁後に第１の増幅回路１５の利得を零に
する所定レベルまで達する。この為、時間t₁間に
おいては、加算回路１７の出力には第１の増幅回
路１５と第２の増幅回路１６の双方の出力が混在
し、且つ徐々に第２の増幅回路１６の出力の割合
が増大する。そして、時間t₁後に第２の増幅回路
１６の出力のみが出力され、この状態は雑音発生
区間の開始から時間t_o＋τ₁が経過するまで続けら
れる。時間t_o＋τ₁が経過すると、制御電圧Ｖは時
間t₂間で所定レベルより徐々に零に低下するの
で、再び加算回路１７の出力には第１の増幅回路
１５の出力と第２の増幅回路１６の出力とが混在
するが、今度は第１の増幅回路１６の出力の割合
が徐々に増大し、時間t₂経過後に再び元のように
第１の増幅回路１６の出力のみが加算回路１７の
出力に現れる。

前述したように、t₁＜τ₁であり、雑音発生区間
の開始時点よりt_o＋τ₁経過後に第１の増幅回路１
５の利得が零より増大させられるので、第１の増
幅回路１５の出力には第７図Ｅに示すように雑音
成分は含まれないものとなる。また、雑音発生区
間t_oとτ₁，τ₂，t₂との間に、τ₂＞τ₁＋t_o＋t₂が成立
すれば、第７図Ｅに示すように第２の増幅回路１
６の出力にも雑音成分が現れないことになる。従
つて、第７図Ｇに示すように雑音発生区間の検波
出力を雑音の含まれない直前の区間の検波出力で
置換することが可能となる。また、時間t₁，t₂間
で徐々に置換を行なつているので、聴感上の違和
感も少ない。

なお、過去の信号が合成されることにより聴感
上生じる違和感は、τ₂が小さい程少なくなり、従
つて、定常的に生じる雑音については効果は少な
いが、イグニツシヨンノイズ、マルチパスノイズ
等突発的に生じる雑音がτ₂毎に生じるような場合
には効果的に受信音の品質を向上することができ
る。

FM放送のステレオ受信に対しては、本発明の
雑音除去装置を２個用いれば効果的である。

発明の効果 以上説明したように、本発明は、雑音パルスが
密に発生している比較的長い区間（雑音発生区
間）をその直前の雑音のない区間で置換するもの
であるから従来のように雑音パルスを１本、１本
取り除く構成に比べゲート時間やタイミングを高
速に動作させる必要がなく動作が確実となり、ま
た処理時間内であれば雑音の種類、波形を間わず
に対処でき、且つ、一般に音声信号の数10ｍｓの
区間だけがその直前の数10ｍｓの音声信号と置き
換わつても聴感上それほどの違和感は生じないの
で、雑音による音声の歪を有効に除去することが
できる効果がある。また、音声信号の置換も第
１、第２の増幅回路の利得を徐々に変化させるこ
とにより徐々に行なつているので、急激の置換す
る場合に比べ聴感上優れている。

【図面の簡単な説明】

第１図は本発明の雑音除去装置を有するラジオ
受信機の要部ブロツク図、第２図は本発明の雑音
除去装置の実施例の要部ブロツク図、第３図は第
１、第２増幅回路１５，１６の制御電圧対利得特
性図、第４図は第１の遅延回路１２の構成例を示
すブロツク図、第５図は制御回路１４の構成例を
示すブロツク図、第６図は制御回路１４の動作説
明図、第７図は第２図示装置の動作説明図、第８
図は従来の雑音除去装置の動作説明図である。 １２は第１の増幅回路、１３は第２の遅延回
路、１４は遅延回路、１５は第１の増幅回路、１
６は第２の増幅回路、１７は加算回路である。

Claims (1)

【特許請求の範囲】
1. １ ラジオ受信機の検波出力を時間τ₁だけ遅延さ
   せる第１の遅延回路と、該第１の遅延回路の出力
   を増幅する利得制御可能な第１の増幅回路と、前
   記検波出力を時間τ₂（＞τ₁）だけ遅延させる第２
   の遅延回路と、該第２の遅延回路の出力を増幅す
   る利得制御可能な第２の増幅回路と、該第１及び
   第２の増幅回路の出力を加算して受信機のスピー
   カに送出する加算回路と、前記検波出力中の雑音
   の発生区間を検知し、この検知した発生区間の開
   始時点より時間t₁（＜τ₁）間で前記第１の増幅回
   路の利得を所定値より徐々に零まで低下させると
   共に前記第２の増幅回路の利得を零より徐々に所
   定値まで増大させ、雑音発生区間の終了時点から
   時間τ₁経過後より時間t₂間で前記第１の増幅回路
   の利得を零より徐々に前記所定値まで増大させる
   と共に前記第２の増幅回路の利得を前記所定値よ
   り零まで徐々に減少させる制御回路とを具備した
   ことを特徴とするラジオ受信機の雑音除去装置。