JPH0154791B2 - - Google Patents
Info
- Publication number
- JPH0154791B2 JPH0154791B2 JP55132875A JP13287580A JPH0154791B2 JP H0154791 B2 JPH0154791 B2 JP H0154791B2 JP 55132875 A JP55132875 A JP 55132875A JP 13287580 A JP13287580 A JP 13287580A JP H0154791 B2 JPH0154791 B2 JP H0154791B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- dropout
- signal
- circuit
- separation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1806—Pulse code modulation systems for audio signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
Description
【発明の詳細な説明】
本発明は、オーデイオ用PCMレコーダの擬ビ
デオ信号からデイジタルデータを分離するデータ
分離回路に関するものである。
デオ信号からデイジタルデータを分離するデータ
分離回路に関するものである。
従来技術とその問題点を第１図から第３図によ
つて説明する。VTRを利用したオーデイオ用
PCMレコーダのデータ伝送には、NTSC
（National Television System Commitee）方
式に準拠したビデオフオームが採用されている。
したがつて、水平同期信号やPCMデータ信号な
どを含んだ擬ビデオ信号から、同期信号とPCM
データ信号をそれぞれ分離する必要がある。第１
図にデータ信号同期信号分離回路の一例を示す。
第１図において、１はビデオ信号入力端子、２は
データ分離出力端子、３は同期分離出力端子、４
はビデオ増幅回路、５はデータ分離回路、６は同
期分離回路である。さらに具体的な分離回路の一
例を第２図ａに示す。
つて説明する。VTRを利用したオーデイオ用
PCMレコーダのデータ伝送には、NTSC
（National Television System Commitee）方
式に準拠したビデオフオームが採用されている。
したがつて、水平同期信号やPCMデータ信号な
どを含んだ擬ビデオ信号から、同期信号とPCM
データ信号をそれぞれ分離する必要がある。第１
図にデータ信号同期信号分離回路の一例を示す。
第１図において、１はビデオ信号入力端子、２は
データ分離出力端子、３は同期分離出力端子、４
はビデオ増幅回路、５はデータ分離回路、６は同
期分離回路である。さらに具体的な分離回路の一
例を第２図ａに示す。
第２図ａにおいて、７は抵抗、８は半固定抵抗
であり、その他は第１図と同じである。さらに第
２図ｂには、参考のためNTSC方式のビデオ信号
フオームを示した。第２図ｂにおいて、９は水平
同期信号、１０はペデスタル信号、１１はNRZ
（Non Return to Zero）方式によるPCMデータ
信号、１２はVTRの輝度自動利得制御用のホワ
イトピーク信号、１３は同期信号分離レベル、１
４はPCMデータ分離レベルである。
であり、その他は第１図と同じである。さらに第
２図ｂには、参考のためNTSC方式のビデオ信号
フオームを示した。第２図ｂにおいて、９は水平
同期信号、１０はペデスタル信号、１１はNRZ
（Non Return to Zero）方式によるPCMデータ
信号、１２はVTRの輝度自動利得制御用のホワ
イトピーク信号、１３は同期信号分離レベル、１
４はPCMデータ分離レベルである。
第２図ａに示した回路は次のように動作する。
入力端子１から入力されたビデオ信号は、ビデオ
増幅回路４で増幅されて分離回路５，６の一方の
入力端子に入力される。この分離回路５，６の他
方の入力端には、分離用の比較基準となる電圧レ
ベル即ち分離レベル１３，１４が、電源電圧
Vcc，―Vccと半固定抵抗８とで決めて与えられ
ている。分離回路５，６は、増幅されたビデオ信
号レベルと分離レベルとの大小を比較して、比較
結果に応じて〃１〃あるいは〃０〃の論理信号を
出力し、第１図に示したようにPCMデータ分離
あるいは同基分離を行なう。
入力端子１から入力されたビデオ信号は、ビデオ
増幅回路４で増幅されて分離回路５，６の一方の
入力端子に入力される。この分離回路５，６の他
方の入力端には、分離用の比較基準となる電圧レ
ベル即ち分離レベル１３，１４が、電源電圧
Vcc，―Vccと半固定抵抗８とで決めて与えられ
ている。分離回路５，６は、増幅されたビデオ信
号レベルと分離レベルとの大小を比較して、比較
結果に応じて〃１〃あるいは〃０〃の論理信号を
出力し、第１図に示したようにPCMデータ分離
あるいは同基分離を行なう。
次に第３図に２ヘツドヘリカルスキヤン式
VTRのビデオヘツドからビデオ出力までのブロ
ツク図を示す。第３図において、１５はCH1ビ
デオヘツド、１６はCH2ビデオヘツド、１７は
CH1ロータリートランス、１８はCH2ロータリ
ートランス、１９はCH1前置増幅器、２０は
CH2前置増幅器、２１はチヤンネルスイツチ、
２２はAGCアンプ、２３はドロツプアウト検出
器、２４は加算器、２５はドロツプアウトスイツ
チ、２６は1Hデイレイ回路、２７はFMイコラ
イザ、２８はFM復調器、２９はデイエンフアシ
ス回路、３０はビデオアンプ、３１はビデオ出力
端子である。第３図においてドロツプアウト検出
器２３がオンしたときすなわちドロツプアウトが
検出されたとき、ドロツプアウトスイツチ２５は
1Hデイレイ回路２６側に接続され、加算器２４
には1H前の信号がドロツプアウト検出器２３が
オフするまで送りつづけられる。この方式は実際
のテレビ画面については、ドロツプアウト対策と
して非常に有効な方法であり、ドロツプアウトキ
ヤンセラ回路（DOC回路）として民生用VTRに
は標準的に装備されている。
VTRのビデオヘツドからビデオ出力までのブロ
ツク図を示す。第３図において、１５はCH1ビ
デオヘツド、１６はCH2ビデオヘツド、１７は
CH1ロータリートランス、１８はCH2ロータリ
ートランス、１９はCH1前置増幅器、２０は
CH2前置増幅器、２１はチヤンネルスイツチ、
２２はAGCアンプ、２３はドロツプアウト検出
器、２４は加算器、２５はドロツプアウトスイツ
チ、２６は1Hデイレイ回路、２７はFMイコラ
イザ、２８はFM復調器、２９はデイエンフアシ
ス回路、３０はビデオアンプ、３１はビデオ出力
端子である。第３図においてドロツプアウト検出
器２３がオンしたときすなわちドロツプアウトが
検出されたとき、ドロツプアウトスイツチ２５は
1Hデイレイ回路２６側に接続され、加算器２４
には1H前の信号がドロツプアウト検出器２３が
オフするまで送りつづけられる。この方式は実際
のテレビ画面については、ドロツプアウト対策と
して非常に有効な方法であり、ドロツプアウトキ
ヤンセラ回路（DOC回路）として民生用VTRに
は標準的に装備されている。
しかし、上記のようなDOC回路には、これが
オーデイオ用PCMレコーダの一部としてVTRが
使用される場合には、次に述べる様な問題点があ
つた。オーデイオ用PCMレコーダではビデオ信
号の1H内に、標準化信号ワード６個及び誤り訂
正ワードＰ及びＱを各１個、さらにこれらの８ワ
ードから生成された誤り検出ワード（以下CRと
いう）を１個付加して１データブロツクとしてデ
ータを伝送している。さらに標本化信号ワード６
個及び誤り訂正ワードＰ，ＱにはＤ＝16Hのイン
ターリーブが施こされており、1H内の８ワード
にそれ自体ではデータとしての相関はない。さ
て、前述のように、磁気記録テープ上にドロツプ
アウトがあつた場合は、DOC回路によつてビデ
オ信号として1H前のデータ信号がそつくり送り
込まれるが、本来誤まりと見なされるベきデータ
がCRCも含めて正しいデータとして読み込まれ
た場合、デインターリーブが施こされて遠くは16
×6H後のデータにまでその誤りが影響すること
になる。このような誤まりの検出もれは、PCM
レコーダの高品質再生にとつては致命的とも言え
る雑音発生につながり、その対策がのぞまれる所
であつた。
オーデイオ用PCMレコーダの一部としてVTRが
使用される場合には、次に述べる様な問題点があ
つた。オーデイオ用PCMレコーダではビデオ信
号の1H内に、標準化信号ワード６個及び誤り訂
正ワードＰ及びＱを各１個、さらにこれらの８ワ
ードから生成された誤り検出ワード（以下CRと
いう）を１個付加して１データブロツクとしてデ
ータを伝送している。さらに標本化信号ワード６
個及び誤り訂正ワードＰ，ＱにはＤ＝16Hのイン
ターリーブが施こされており、1H内の８ワード
にそれ自体ではデータとしての相関はない。さ
て、前述のように、磁気記録テープ上にドロツプ
アウトがあつた場合は、DOC回路によつてビデ
オ信号として1H前のデータ信号がそつくり送り
込まれるが、本来誤まりと見なされるベきデータ
がCRCも含めて正しいデータとして読み込まれ
た場合、デインターリーブが施こされて遠くは16
×6H後のデータにまでその誤りが影響すること
になる。このような誤まりの検出もれは、PCM
レコーダの高品質再生にとつては致命的とも言え
る雑音発生につながり、その対策がのぞまれる所
であつた。
本発明の目的は、前記問題点を解決し、DOC
回路によつて本来、誤まりと見なされるべきデー
タが正しいデータとして送り込まれることのない
ように誤まりとして検出し得るようになしたデー
タ分離回路を提供するにある。
回路によつて本来、誤まりと見なされるべきデー
タが正しいデータとして送り込まれることのない
ように誤まりとして検出し得るようになしたデー
タ分離回路を提供するにある。
本発明の特徴は、データ分離回路のPCMデー
タ出力にゲート回路を設け、DOC回路が働いて
いる間はこのゲートを閉じることによつて、1H
デイレイ回路による本来誤まりと見なされるべき
1H前のデータがPCMデータ出力端に送り込まれ
ないようにした点にある。
タ出力にゲート回路を設け、DOC回路が働いて
いる間はこのゲートを閉じることによつて、1H
デイレイ回路による本来誤まりと見なされるべき
1H前のデータがPCMデータ出力端に送り込まれ
ないようにした点にある。
以下図面により本発明を詳細に説明する。
第４図は、本発明によつて第１図の回路を改良
したものであり、３３はゲート制御信号、３２は
出力ゲート回路である。第４図を具体化し、第３
図との接続関係を示したのが第５図である。第５
図において、３４はゲート制御信号発生器であ
り、他は第２図、第３図、第４図に同じである。
したものであり、３３はゲート制御信号、３２は
出力ゲート回路である。第４図を具体化し、第３
図との接続関係を示したのが第５図である。第５
図において、３４はゲート制御信号発生器であ
り、他は第２図、第３図、第４図に同じである。
第５図は次のように動作する。ドロツプアウト
検出器２３が働き、ドロツプアウトがあることを
ドロツプアウトスイツチ２５及びゲート制御信号
発生器３４に知らせる。ドロツプアウトスイツチ
２５は1Hデイレイ回路２６側に接続し、加算器
２４に1H前のデータが送り込まれ、その結果ビ
デオ出力端子３１には本来誤まりと見なされるべ
き1H前のデータが出力される。一方、ゲート制
御信号発生器３４は、ドロツプアウトがあるとい
う信号を受け、出力ゲート回路３２を閉じるよう
にゲート制御信号３３を出力する。出力ゲート回
路３２はこの信号３３によつてドロツプアウトが
検出されている限り閉じることになり、この間デ
ータ出力端子２に出力されるデータは全て〃０〃
となる。1H区間、すなわち６個の標準化信号ワ
ード、誤り訂正ワードＰ，Ｑ及びCRCの合計128
ビツトが全て〃０〃となると、この８個のワード
はMC訂正においてエラーと判断され、本来の正
しいデータに訂正されることになる。インターリ
ーブが施こされているので、ドロツプアウトによ
る出力ゲート回路３２の閉鎖は連続（16H×２）
―1H、即ち31Hまで行なわれたとしても、出力
データは正しいデータに訂正可能である。
検出器２３が働き、ドロツプアウトがあることを
ドロツプアウトスイツチ２５及びゲート制御信号
発生器３４に知らせる。ドロツプアウトスイツチ
２５は1Hデイレイ回路２６側に接続し、加算器
２４に1H前のデータが送り込まれ、その結果ビ
デオ出力端子３１には本来誤まりと見なされるべ
き1H前のデータが出力される。一方、ゲート制
御信号発生器３４は、ドロツプアウトがあるとい
う信号を受け、出力ゲート回路３２を閉じるよう
にゲート制御信号３３を出力する。出力ゲート回
路３２はこの信号３３によつてドロツプアウトが
検出されている限り閉じることになり、この間デ
ータ出力端子２に出力されるデータは全て〃０〃
となる。1H区間、すなわち６個の標準化信号ワ
ード、誤り訂正ワードＰ，Ｑ及びCRCの合計128
ビツトが全て〃０〃となると、この８個のワード
はMC訂正においてエラーと判断され、本来の正
しいデータに訂正されることになる。インターリ
ーブが施こされているので、ドロツプアウトによ
る出力ゲート回路３２の閉鎖は連続（16H×２）
―1H、即ち31Hまで行なわれたとしても、出力
データは正しいデータに訂正可能である。
なお、上記説明においては、VTRを用いた
PCMレコーダで説明したが、ビデオデイスクを
用いたPCM記録再生装置においても適用できる
ことはいうまでもない。
PCMレコーダで説明したが、ビデオデイスクを
用いたPCM記録再生装置においても適用できる
ことはいうまでもない。
以上説明したように、本発明によればDOC回
路による誤まり訂正もれから、データを保護する
ことが可能となり、インターリーブと相まつてド
ロツプアウトによるデータ欠落に対して非常に有
効なデータ保護手段となる。
路による誤まり訂正もれから、データを保護する
ことが可能となり、インターリーブと相まつてド
ロツプアウトによるデータ欠落に対して非常に有
効なデータ保護手段となる。
第１図は従来のデータ信号同期信号分離回路の
ブロツク図、第２図ａは分離回路の一例回路図、
第２図ｂはNTSCビデオ信号フオーム、第３図は
一般的な家庭用VTRのブロツク図、第４図は本
発明によるデータ信号同期信号分離回路の基本的
ブロツク図、第５図はVTRと本発明によるデー
タ分離回路の接続関係を示したブロツク図であ
る。 ５……データ分離回路、３２……出力ゲート回
路、３３……ゲート制御信号、３４……ゲート制
御信号発生器。
ブロツク図、第２図ａは分離回路の一例回路図、
第２図ｂはNTSCビデオ信号フオーム、第３図は
一般的な家庭用VTRのブロツク図、第４図は本
発明によるデータ信号同期信号分離回路の基本的
ブロツク図、第５図はVTRと本発明によるデー
タ分離回路の接続関係を示したブロツク図であ
る。 ５……データ分離回路、３２……出力ゲート回
路、３３……ゲート制御信号、３４……ゲート制
御信号発生器。
Claims (1)
- １ PCMデータ信号を含む情報信号を再生する
磁気ヘツドと、1H（Ｈ：水平走査周期）デイレイ
回路とドロツプアウトスイツチと加算回路とを有
し、上記磁気ヘツドによつて再生された情報信号
のドロツプアウトを検出し、ドロツプアウトを補
償するドロツプアウト補償手段と、ドロツプアウ
ト補償された情報信号を復調する復調器と、情報
信号からPCMデータ信号を分離するデータ分離
手段と、上記データ分離手段で分離されたPCM
データ信号が出力されるデータ出力端子と、上記
データ分離手段とデータ出力端子とに接続される
とともに、ドロツプアウト補償手段によつて制御
され、上記ドロツプアウト補償手段がドロツプア
ウトを検出した際には、PCMデータ信号がデー
タ出力端子出力されるのを禁止する出力ゲート手
段とを備えていることを特徴とするデータ分離回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13287580A JPS5758207A (en) | 1980-09-26 | 1980-09-26 | Data separating circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13287580A JPS5758207A (en) | 1980-09-26 | 1980-09-26 | Data separating circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5758207A JPS5758207A (en) | 1982-04-07 |
| JPH0154791B2 true JPH0154791B2 (ja) | 1989-11-21 |
Family
ID=15091591
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13287580A Granted JPS5758207A (en) | 1980-09-26 | 1980-09-26 | Data separating circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5758207A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5817606U (ja) * | 1981-07-27 | 1983-02-03 | パイオニア株式会社 | ドロツプアウト補償制御装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5851323A (ja) * | 1981-09-24 | 1983-03-26 | Hitachi Constr Mach Co Ltd | 操作ペダル |
-
1980
- 1980-09-26 JP JP13287580A patent/JPS5758207A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5758207A (en) | 1982-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5778064A (en) | Apparatus and method for processing a high definition video signal | |
| JPS5815843B2 (ja) | 再生信号処理方式 | |
| US4398219A (en) | Switching apparatus for the recording and reproducing of PCM or video signals | |
| EP0416663B1 (en) | Data recording apparatus | |
| US5270876A (en) | Apparatus for reproducing data recorded on a magnetic recording medium | |
| JPH0461669A (ja) | Ｖｔｒ | |
| GB2085260A (en) | Synchronizing signal detection protective circuit | |
| US5148290A (en) | Video signal recording/reproduction device having dropout compensation function | |
| EP0159042B1 (en) | An apparatus for reducing noise in audio signals | |
| EP0095162B1 (en) | Dropout compensation circuit for a video reproducing system | |
| KR19980018887A (ko) | 디지탈 기록 재생장치 (digital recording and reproducing apparatus | |
| US5204790A (en) | Digital signal recording circuit for digital video cassette tape recorder | |
| JPH0648619Y2 (ja) | 情報再生装置 | |
| JPS60111369A (ja) | 記録再生装置 | |
| CA1063231A (en) | Three-mode signal defect compensation | |
| JP3534600B2 (ja) | デジタル信号記録再生装置 | |
| JPH0411259Y2 (ja) | ||
| KR100546636B1 (ko) | 디지털 브이씨알의 오류정정 방법 및 장치 | |
| JPH09106663A (ja) | 編集用ビデオテープレコーダ | |
| JPS6373785A (ja) | 磁気記録再生装置 | |
| JPS6171478A (ja) | デイジタルデ−タ再生装置 | |
| JPH04305868A (ja) | 信号記録再生装置 | |
| JPH01117591A (ja) | 磁気記録再生装置 | |
| JPS61248269A (ja) | デジタル信号の伝送方法及びその処理装置 | |
| JPH03198263A (ja) | デジタル信号記録再生装置 |