JPH0154874B2 - - Google Patents
Info
- Publication number
- JPH0154874B2 JPH0154874B2 JP54169268A JP16926879A JPH0154874B2 JP H0154874 B2 JPH0154874 B2 JP H0154874B2 JP 54169268 A JP54169268 A JP 54169268A JP 16926879 A JP16926879 A JP 16926879A JP H0154874 B2 JPH0154874 B2 JP H0154874B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- thickness
- plating
- conductor
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electroplating Methods And Accessories (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
本発明は高密度、高信頼性の厚膜フアインパタ
ーンの製法に関するものである。 厚膜フアインパターンは、電流値が必要とされ
る小型コイル、高密度コネクター、高密度配線な
どの分野で要求されている。例えば、コイルの製
造法には、通常、巻き線方式が用いられている
が、この方法では小型のコイルを製造することは
困難であり、かつ巻き線の状態にバラツキが生じ
る。また、35μm銅箔をエツチングしたいわゆる
プリントコイルは、サイドエツチングのためフア
インパターンは得られず、たかだか２〜３本／mm
の線密度のパターンしか得られずこの方法も小型
のコイルを製造することはむつかしい。しかしな
がら、近年モーターの小型化にともない、10〜20
本／mmのフアインパターンを有するフアインコイ
ルの開発が要望されている。 本発明は、先ず膜厚0.1〜10μmの薄膜導電体を
形成した後、陰極の電流密度５〜15A／ｄm2の条
件でピロリン酸銅メツキ液をを用いて電解メツキ
して厚付けすることにより、線密度５本／mm以上
の高線密度、高信頼性の厚膜フアインパターンが
得られることを見い出したものである。 すなわち、本発明は、フイルム基板上に予め形
成した薄膜導電体膜にマスク法またはエツチング
法を適用して形成した薄膜導電体パターン上に、
金属パターン導体路を電解メツキにより形成する
回路パターンの製造において、薄膜導電体の膜厚
が0.1〜10μm（無電解メツキ薄膜導電体膜の場合
には、１〜10μm）であり、電解メツキがピロリ
ン酸銅メツキ液を用いて、陰極の電流密度５〜
15A／ｄm2の条件である線密度５本／mm以上で厚
さ20μm以上の導体を有する厚膜フアインパター
ンの製法である。 薄膜パターン上に厚さ20μm以上の線密度５
本／ｍ以上の回路パターンを厚付けするために
は、ピロリン酸銅メツキ液を用いて、電解電流密
度5A／ｄm2の下で電解メツキすることが肝要で
ある。 第１図及び第２図は、ピロリン酸銅メツキ液を
用いて陰極電流密度2A／ｄm2と5A／ｄm2下で電
解メツキしたときの場合の電解メツキ層（厚付け
層）の断面成長を示すもので、スパツタリング法
により厚さ0.3μmの薄膜導電体膜を形成した後、
エツチング法によつて形成した幅85μm、間隔
40μm（線密度８本／ｍ）の薄膜導電体パターン上
に電解メツキにより厚付け層を成長させた場合の
例で示す。 陰極電流密度が2A／ｄm2の電解メツキでは、
電解メツキ層の幅方向は厚み方向の約２倍の速さ
で成長し、厚さ方向で20μm成長させたとき幅方
向の太りのために隣接のメツキ層と衝突した短絡
してしまう（第１図）のに対し、陰極電流密度が
5A／ｄm2の電解メツキでは逆にメツキ層の厚さ
方向の成長は、幅方向の２倍に近い速さで成長す
る（第２図）。 第３図は、第１図、第２図で説明した手法で得
た電解メツキ層の幅方向の成長長さ（線の幅方向
の長さ）に対して成長厚さ方向の長さをプロツト
して得た電解メツキ層の成長曲線で、ピロリン酸
銅メツキ液を用いる電解メツキでは、厚さ方向の
メツキ層成長速度が幅方向のメツキ層成長速度よ
りも著しく大きいという異方向性のメツキ層成長
が陰極電流密度5A／ｄm2以上で生じることを示
している。 ピロリン酸銅メツキ液を用いて陰極電流密度
5A／ｄm2以上で電解メツキすることは、線密度
５本／mm以上で厚さ20μm以上の導体を有する厚
膜フアインパターンを線間短絡を生じせしめるこ
となく製造する上で不可欠の条件である。特に好
適な陰極電流密度条件は5A／ｄm2〜15A／ｄm2
である。 20A／ｄm2以上の場合は、膜幅の増加に対する
膜厚の増加がより大きくなるがやけが生じる様に
なる。 本発明の目的とする高線密度の厚膜フアインパ
ターンは無電解メツキ法により得ることができな
い。無電解メツキ法では厚付けをしても膜厚方向
の成長以上に幅方向の太りが生じ短絡を生じてし
まう。 本発明において厚付けパターンは、フイルム基
板の片面だけに形成しても、必要に応じて両面に
形成してもよい。両面に形成する場合はフイルム
基板に穴あけし、スルーホール接続を行う必要が
ある。１枚のフイルム基板の上に複数のパターン
を形成する場合は、フイルム基板の両面にパター
ンを形成しスルーホール接続した方がつなぎ込み
が容易であり好ましい。 本発明に使用される半導体基板としては、ポリ
エステルフイルム、エポキシフイルム、ポリイミ
ドフイルム、ポリパラバン酸フイルム、トリアジ
ンフイルムなどフイルム状のものはすべて使用出
来るが、可撓性、耐熱性の点からポリイミドフイ
ルム、ポリパラバン酸フイルム、トリアジンフイ
ルムが好ましい。フイルム基板の膜厚は、高密度
化という意味では出来るだけ薄いものが好ましい
が、余り薄過ぎると作業性が悪くなり、膜厚とし
ては５〜50μ、特に10〜25μmが好ましい範囲であ
る。 また、必要に応じて、フイルム基板と導電体の
接着性を向上する為に、フイルム基板上に接着層
を設けても良い。接着剤としては、ポリエステル
―イソシアネート系、フエノール樹脂―ブチラー
ル系、フエノール樹脂―ニトリルゴム系、エポキ
シ―ナイロン系、エポキシ―ニトリルゴム系など
があり、耐熱性、耐湿性、接着性の優れたものが
好まく、特にエポキシ―ニトリルゴム系接着剤が
好ましい。接着剤の膜厚は高密度化、接着性の点
から、１〜20μm、特に２〜10μmが好ましい範囲
である。 本発明に使用される薄膜導電体としては、導電
性のものであれば何でも良いが、銀、金、銅、ニ
ツケル、スズなどが好ましく、特に導電性、経済
性の点から銅が好ましい。 本発明でフイルム基板上に予め膜厚0.1〜10μm
の薄膜導電体膜を形成する方法としては、蒸着、
スパツタリング、イオンプレーテイングなどの方
法、無電解メツキによる方法、銅薄膜を貼る方法
などがある。 本発明は直接パターン状に薄膜導電体を形成す
るものではなく、まず基板の全面に薄膜を形成す
るために、膜厚として0.1μm（無電解メツキによ
る場合は1μm以上）以上あれば均一な連続膜が得
られる。 この薄膜導電体膜は、従来公知のフオトエツチ
ング法などにより、電解メツキ前にフアインパタ
ーン状にパターニングするか、また薄膜導電体膜
上にフオトレジストでパターン状にマスクして薄
膜導電体のフアインパターンを形成した後に電解
メツキを行なう。後者の場合フアインパターン以
外の薄膜導電体膜をエツチングなどにより除去さ
れる。 薄膜導電体膜の膜厚が、0.1μm以下では均一な
電解メツキがむつかしく、10μm以上ではフアイ
ンパターンの製造が困難であり、0.1〜10μm、特
に電解メツキ適用前に薄膜導電体のエツチングに
よる高線密度パターンの形成や電解メツキ適用後
に電解メツキ層パターン外の残つた薄膜導電体の
エツチング除去が容異な0.2〜5μmが好ましい範
囲である。 銅の電解メツキとしては、シアン化銅メツキ、
ピロリン酸銅メツキ、硫酸銅メツキ、ホウフツ化
銅メツキなどがあるが、本発明は特に中性領域で
のメツキが可能なピロリン酸銅メツキを用いる。
ピロリン酸銅メツキ液は硫酸銅メツキ液に比べて
フイルム基板上の薄膜導電体を損傷しにくい。 フアインパターンを電解メツキする場合、重要
な因子としては陰極の電流密度があり、陰極電流
密度が小さい場合は、膜厚方向以上に幅方向への
太りが生じ、かつメツキ膜厚が不均一になり易
く、陰極電流密度としては、5A／ｄm2以上、特
に５〜15A／ｄm2が好ましい範囲である。除極電
流密度が5A／ｄm2以下の場合は幅方向への太り
が生じ陰極電流密度が20A／ｄm2以上になるとや
けが生じる様になる。電解メツキ膜厚は設計値に
より異なるが、10〜50μmが好ましい範囲である。 また、より信頼性を向上する為に、必要に応じ
て、電解メツキ後熱処理或いは金、スズ、ハンダ
又はポリマーからなる保護層を設けるなどの処理
が行われる。 以上に示した発明により、厚膜フアインパター
ンの回路、たとえば10〜20本／mm、膜厚20〜
50μm、特に驚くべきことには今まで不可能視さ
れていた35μm以上の回路を提供することができ
る。 以下に本発明の態様を一層明確にする為に、実
施例を挙げて説明するが、本発明は以下の実施例
に限定されるものではなく、種々の変形が可能で
ある。 実施例 １ デユポン社製がポリイミドフイルム「カプト
ン」（膜厚25μm）上に、表面処理、無電解銅メツ
キ（膜厚5μm）、フオトエツチングで膜厚5μmの
薄膜導電体パターンを形成し、次いで、ハーシヨ
ウ村田社製ピロリン酸銅メツキ液を用いて、陰極
電流密度14A／ｄm2の条件で銅を20μm厚電解メ
ツキを行つて、膜厚25μmで12.5本／mmのフアイ
ンパターンを得た。 実施例 ２ エツソ化学社製ポリパラバン酸フイルム「トラ
ドロン」（膜厚25μm）の両面に、ボスチツク社製
エポキシ―ニトルゴム系接着剤「XA―564―９」
を乾燥後片面膜厚が5μm塗布し、穴あけ、銅蒸着
して得られた膜厚0.3μmの薄膜導電体を、フオト
レジスト（膜厚5μm）でパターン以外をマスク
し、次いで、ハーシヨン村田社製ピロリン酸銅メ
ツキ液を用いて、陰極電流密度7A／ｄm2の条件
で銅35μm厚電解メツキを行い、その後パターン
以外の薄膜銅をエツチング除去して、膜厚35μm
で10本／mmのフアインパターンを得た。 実施例 ３ 銅を50μm厚電解メツキする以外は、実施例２
と同様に処理して、膜厚50μmで7.4本／mmのフア
インパターンを得た。 比較例 １〜２ 陰極電流密度を第１表に示す如くする以外は、
実施例１と同様に処理した。その結果を第１表に
示す。
ーンの製法に関するものである。 厚膜フアインパターンは、電流値が必要とされ
る小型コイル、高密度コネクター、高密度配線な
どの分野で要求されている。例えば、コイルの製
造法には、通常、巻き線方式が用いられている
が、この方法では小型のコイルを製造することは
困難であり、かつ巻き線の状態にバラツキが生じ
る。また、35μm銅箔をエツチングしたいわゆる
プリントコイルは、サイドエツチングのためフア
インパターンは得られず、たかだか２〜３本／mm
の線密度のパターンしか得られずこの方法も小型
のコイルを製造することはむつかしい。しかしな
がら、近年モーターの小型化にともない、10〜20
本／mmのフアインパターンを有するフアインコイ
ルの開発が要望されている。 本発明は、先ず膜厚0.1〜10μmの薄膜導電体を
形成した後、陰極の電流密度５〜15A／ｄm2の条
件でピロリン酸銅メツキ液をを用いて電解メツキ
して厚付けすることにより、線密度５本／mm以上
の高線密度、高信頼性の厚膜フアインパターンが
得られることを見い出したものである。 すなわち、本発明は、フイルム基板上に予め形
成した薄膜導電体膜にマスク法またはエツチング
法を適用して形成した薄膜導電体パターン上に、
金属パターン導体路を電解メツキにより形成する
回路パターンの製造において、薄膜導電体の膜厚
が0.1〜10μm（無電解メツキ薄膜導電体膜の場合
には、１〜10μm）であり、電解メツキがピロリ
ン酸銅メツキ液を用いて、陰極の電流密度５〜
15A／ｄm2の条件である線密度５本／mm以上で厚
さ20μm以上の導体を有する厚膜フアインパター
ンの製法である。 薄膜パターン上に厚さ20μm以上の線密度５
本／ｍ以上の回路パターンを厚付けするために
は、ピロリン酸銅メツキ液を用いて、電解電流密
度5A／ｄm2の下で電解メツキすることが肝要で
ある。 第１図及び第２図は、ピロリン酸銅メツキ液を
用いて陰極電流密度2A／ｄm2と5A／ｄm2下で電
解メツキしたときの場合の電解メツキ層（厚付け
層）の断面成長を示すもので、スパツタリング法
により厚さ0.3μmの薄膜導電体膜を形成した後、
エツチング法によつて形成した幅85μm、間隔
40μm（線密度８本／ｍ）の薄膜導電体パターン上
に電解メツキにより厚付け層を成長させた場合の
例で示す。 陰極電流密度が2A／ｄm2の電解メツキでは、
電解メツキ層の幅方向は厚み方向の約２倍の速さ
で成長し、厚さ方向で20μm成長させたとき幅方
向の太りのために隣接のメツキ層と衝突した短絡
してしまう（第１図）のに対し、陰極電流密度が
5A／ｄm2の電解メツキでは逆にメツキ層の厚さ
方向の成長は、幅方向の２倍に近い速さで成長す
る（第２図）。 第３図は、第１図、第２図で説明した手法で得
た電解メツキ層の幅方向の成長長さ（線の幅方向
の長さ）に対して成長厚さ方向の長さをプロツト
して得た電解メツキ層の成長曲線で、ピロリン酸
銅メツキ液を用いる電解メツキでは、厚さ方向の
メツキ層成長速度が幅方向のメツキ層成長速度よ
りも著しく大きいという異方向性のメツキ層成長
が陰極電流密度5A／ｄm2以上で生じることを示
している。 ピロリン酸銅メツキ液を用いて陰極電流密度
5A／ｄm2以上で電解メツキすることは、線密度
５本／mm以上で厚さ20μm以上の導体を有する厚
膜フアインパターンを線間短絡を生じせしめるこ
となく製造する上で不可欠の条件である。特に好
適な陰極電流密度条件は5A／ｄm2〜15A／ｄm2
である。 20A／ｄm2以上の場合は、膜幅の増加に対する
膜厚の増加がより大きくなるがやけが生じる様に
なる。 本発明の目的とする高線密度の厚膜フアインパ
ターンは無電解メツキ法により得ることができな
い。無電解メツキ法では厚付けをしても膜厚方向
の成長以上に幅方向の太りが生じ短絡を生じてし
まう。 本発明において厚付けパターンは、フイルム基
板の片面だけに形成しても、必要に応じて両面に
形成してもよい。両面に形成する場合はフイルム
基板に穴あけし、スルーホール接続を行う必要が
ある。１枚のフイルム基板の上に複数のパターン
を形成する場合は、フイルム基板の両面にパター
ンを形成しスルーホール接続した方がつなぎ込み
が容易であり好ましい。 本発明に使用される半導体基板としては、ポリ
エステルフイルム、エポキシフイルム、ポリイミ
ドフイルム、ポリパラバン酸フイルム、トリアジ
ンフイルムなどフイルム状のものはすべて使用出
来るが、可撓性、耐熱性の点からポリイミドフイ
ルム、ポリパラバン酸フイルム、トリアジンフイ
ルムが好ましい。フイルム基板の膜厚は、高密度
化という意味では出来るだけ薄いものが好ましい
が、余り薄過ぎると作業性が悪くなり、膜厚とし
ては５〜50μ、特に10〜25μmが好ましい範囲であ
る。 また、必要に応じて、フイルム基板と導電体の
接着性を向上する為に、フイルム基板上に接着層
を設けても良い。接着剤としては、ポリエステル
―イソシアネート系、フエノール樹脂―ブチラー
ル系、フエノール樹脂―ニトリルゴム系、エポキ
シ―ナイロン系、エポキシ―ニトリルゴム系など
があり、耐熱性、耐湿性、接着性の優れたものが
好まく、特にエポキシ―ニトリルゴム系接着剤が
好ましい。接着剤の膜厚は高密度化、接着性の点
から、１〜20μm、特に２〜10μmが好ましい範囲
である。 本発明に使用される薄膜導電体としては、導電
性のものであれば何でも良いが、銀、金、銅、ニ
ツケル、スズなどが好ましく、特に導電性、経済
性の点から銅が好ましい。 本発明でフイルム基板上に予め膜厚0.1〜10μm
の薄膜導電体膜を形成する方法としては、蒸着、
スパツタリング、イオンプレーテイングなどの方
法、無電解メツキによる方法、銅薄膜を貼る方法
などがある。 本発明は直接パターン状に薄膜導電体を形成す
るものではなく、まず基板の全面に薄膜を形成す
るために、膜厚として0.1μm（無電解メツキによ
る場合は1μm以上）以上あれば均一な連続膜が得
られる。 この薄膜導電体膜は、従来公知のフオトエツチ
ング法などにより、電解メツキ前にフアインパタ
ーン状にパターニングするか、また薄膜導電体膜
上にフオトレジストでパターン状にマスクして薄
膜導電体のフアインパターンを形成した後に電解
メツキを行なう。後者の場合フアインパターン以
外の薄膜導電体膜をエツチングなどにより除去さ
れる。 薄膜導電体膜の膜厚が、0.1μm以下では均一な
電解メツキがむつかしく、10μm以上ではフアイ
ンパターンの製造が困難であり、0.1〜10μm、特
に電解メツキ適用前に薄膜導電体のエツチングに
よる高線密度パターンの形成や電解メツキ適用後
に電解メツキ層パターン外の残つた薄膜導電体の
エツチング除去が容異な0.2〜5μmが好ましい範
囲である。 銅の電解メツキとしては、シアン化銅メツキ、
ピロリン酸銅メツキ、硫酸銅メツキ、ホウフツ化
銅メツキなどがあるが、本発明は特に中性領域で
のメツキが可能なピロリン酸銅メツキを用いる。
ピロリン酸銅メツキ液は硫酸銅メツキ液に比べて
フイルム基板上の薄膜導電体を損傷しにくい。 フアインパターンを電解メツキする場合、重要
な因子としては陰極の電流密度があり、陰極電流
密度が小さい場合は、膜厚方向以上に幅方向への
太りが生じ、かつメツキ膜厚が不均一になり易
く、陰極電流密度としては、5A／ｄm2以上、特
に５〜15A／ｄm2が好ましい範囲である。除極電
流密度が5A／ｄm2以下の場合は幅方向への太り
が生じ陰極電流密度が20A／ｄm2以上になるとや
けが生じる様になる。電解メツキ膜厚は設計値に
より異なるが、10〜50μmが好ましい範囲である。 また、より信頼性を向上する為に、必要に応じ
て、電解メツキ後熱処理或いは金、スズ、ハンダ
又はポリマーからなる保護層を設けるなどの処理
が行われる。 以上に示した発明により、厚膜フアインパター
ンの回路、たとえば10〜20本／mm、膜厚20〜
50μm、特に驚くべきことには今まで不可能視さ
れていた35μm以上の回路を提供することができ
る。 以下に本発明の態様を一層明確にする為に、実
施例を挙げて説明するが、本発明は以下の実施例
に限定されるものではなく、種々の変形が可能で
ある。 実施例 １ デユポン社製がポリイミドフイルム「カプト
ン」（膜厚25μm）上に、表面処理、無電解銅メツ
キ（膜厚5μm）、フオトエツチングで膜厚5μmの
薄膜導電体パターンを形成し、次いで、ハーシヨ
ウ村田社製ピロリン酸銅メツキ液を用いて、陰極
電流密度14A／ｄm2の条件で銅を20μm厚電解メ
ツキを行つて、膜厚25μmで12.5本／mmのフアイ
ンパターンを得た。 実施例 ２ エツソ化学社製ポリパラバン酸フイルム「トラ
ドロン」（膜厚25μm）の両面に、ボスチツク社製
エポキシ―ニトルゴム系接着剤「XA―564―９」
を乾燥後片面膜厚が5μm塗布し、穴あけ、銅蒸着
して得られた膜厚0.3μmの薄膜導電体を、フオト
レジスト（膜厚5μm）でパターン以外をマスク
し、次いで、ハーシヨン村田社製ピロリン酸銅メ
ツキ液を用いて、陰極電流密度7A／ｄm2の条件
で銅35μm厚電解メツキを行い、その後パターン
以外の薄膜銅をエツチング除去して、膜厚35μm
で10本／mmのフアインパターンを得た。 実施例 ３ 銅を50μm厚電解メツキする以外は、実施例２
と同様に処理して、膜厚50μmで7.4本／mmのフア
インパターンを得た。 比較例 １〜２ 陰極電流密度を第１表に示す如くする以外は、
実施例１と同様に処理した。その結果を第１表に
示す。
【表】
比較例 ３〜４
薄膜導電体の膜厚を第２表に示す如くする以外
は、比較例３は実施例２と、比較例４は実施例１
と同様に処理した。その結果を第２表に示す
は、比較例３は実施例２と、比較例４は実施例１
と同様に処理した。その結果を第２表に示す
【表】
比較例 ５
電解メツキ液として硼弗化銅メツキ液を用いる
以外は、実施例２と同様に処理した。その結果、
短絡が生じた。
以外は、実施例２と同様に処理した。その結果、
短絡が生じた。
第１図は、2A／ｄm2の陰極電流密度で電解メ
ツキを行つた場合の電解メツキ層の成長状況を示
す図、第２図は、5A／ｄm2の陰極電流密度で電
解メツキを行つた場合の電解メツキ層の成長状況
を示す図、第３図は、ピロリン酸銅メツキ液での
電解メツキによるメツキ層の成長曲線である。 図中、１は基板、２は金属薄板、３は電解メツ
キ層を示す。
ツキを行つた場合の電解メツキ層の成長状況を示
す図、第２図は、5A／ｄm2の陰極電流密度で電
解メツキを行つた場合の電解メツキ層の成長状況
を示す図、第３図は、ピロリン酸銅メツキ液での
電解メツキによるメツキ層の成長曲線である。 図中、１は基板、２は金属薄板、３は電解メツ
キ層を示す。
Claims (1)
- １ フイルム基板上に予め形成した薄膜導電体膜
にマスク法またはエツチング法を適用して形成し
た薄膜導電体パターン上に、金属パターン導体路
を電解メツキにより形成する回路パターンの製造
において、薄膜導電体膜の膜厚が0.1〜10μm（無
電解メツキ薄膜導電体膜の場合には、１〜10μm）
であり、電解メツキがピロリン酸銅メツキ液を用
いて、陰極電流密度５〜15A／ｄm2の条件である
ことを特徴とする線密度５本／mm以上で厚さ
20μm以上の導体を有する厚膜フアインパターン
の製法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16926879A JPS5694684A (en) | 1979-12-27 | 1979-12-27 | Thin film fine pattern and method of manufacturing same |
| US06/219,155 US4392013A (en) | 1979-12-27 | 1980-12-22 | Fine-patterned thick film conductor structure and manufacturing method thereof |
| NLAANVRAGE8006987,A NL183380C (nl) | 1979-12-27 | 1980-12-22 | Van een patroon voorziene en een dikke laag omvattende geleiderconstructie en werkwijze voor het vervaardigen daarvan. |
| GB8041120A GB2066583B (en) | 1979-12-27 | 1980-12-23 | Thick film conductor |
| DE3048740A DE3048740C2 (de) | 1979-12-27 | 1980-12-23 | Verfahren zum Herstellen einer feingerasterten Dickfilm-Leiterbahnenanordnung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16926879A JPS5694684A (en) | 1979-12-27 | 1979-12-27 | Thin film fine pattern and method of manufacturing same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5694684A JPS5694684A (en) | 1981-07-31 |
| JPH0154874B2 true JPH0154874B2 (ja) | 1989-11-21 |
Family
ID=15883350
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16926879A Granted JPS5694684A (en) | 1979-12-27 | 1979-12-27 | Thin film fine pattern and method of manufacturing same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5694684A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015199116A1 (ja) * | 2014-06-26 | 2015-12-30 | 住友電工プリントサーキット株式会社 | プリント配線板、電子部品及びプリント配線板の製造方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0620019B2 (ja) * | 1986-12-16 | 1994-03-16 | 富士電機株式会社 | 微細線材コイルの取出し保持装置 |
| JP5231863B2 (ja) * | 2008-05-16 | 2013-07-10 | 東京応化工業株式会社 | 導電層を有する三次元構造物及び三次元金属構造物の製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5243976A (en) * | 1975-10-03 | 1977-04-06 | Sumitomo Bakelite Co | Method of producing printed circuit board |
-
1979
- 1979-12-27 JP JP16926879A patent/JPS5694684A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015199116A1 (ja) * | 2014-06-26 | 2015-12-30 | 住友電工プリントサーキット株式会社 | プリント配線板、電子部品及びプリント配線板の製造方法 |
| JP2016009854A (ja) * | 2014-06-26 | 2016-01-18 | 住友電工プリントサーキット株式会社 | プリント配線板、電子部品及びプリント配線板の製造方法 |
| US10111330B2 (en) | 2014-06-26 | 2018-10-23 | Sumitomo Electric Printed Circuits, Inc. | Printed circuit board, electronic component, and method for producing printed circuit board |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5694684A (en) | 1981-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1338186C (en) | Circuit board material and electroplating bath for the production thereof | |
| US4392013A (en) | Fine-patterned thick film conductor structure and manufacturing method thereof | |
| KR900000509B1 (ko) | 기판에 도전회로를 형성하는 방법 | |
| KR850001363B1 (ko) | 후막 파인패턴(thick film fine pattern) 도전체(導電體)의 제조방법 | |
| GB2086139A (en) | Method of producing printed circuit boards with holes having metallized walls | |
| EP0615257B1 (en) | Method of manufactoring a laminated structure of a metal layer on a conductive polymer layer | |
| US3984290A (en) | Method of forming intralayer junctions in a multilayer structure | |
| CN1976556B (zh) | 配线电路基板 | |
| JPS61124117A (ja) | プリントコイルの製造方法 | |
| JPH0243353B2 (ja) | ||
| JPH0154874B2 (ja) | ||
| JP3112128B2 (ja) | 金属被覆ガラスエポキシ基板の製造方法 | |
| US4968398A (en) | Process for the electrolytic removal of polyimide resins | |
| JP4127213B2 (ja) | 半導体装置用両面配線テープキャリアおよびその製造方法 | |
| CN111405774A (zh) | 一种线路板及其制造方法 | |
| JPH0219992B2 (ja) | ||
| JP4294363B2 (ja) | ２層フレキシブル銅張積層板及びその２層フレキシブル銅張積層板の製造方法 | |
| SE456388B (sv) | Forfarande for framstellning av monsterkort | |
| US20050191473A1 (en) | Wired circuit board | |
| JPH0156557B2 (ja) | ||
| JP2655870B2 (ja) | プリント配線基板及びその製造方法 | |
| JPS60263494A (ja) | 記録電極板の製造法 | |
| KR830002578B1 (ko) | 후막파인 패턴도전체(厚膜 fine patterned 導電體)의 제조 방법 | |
| US3934985A (en) | Multilayer structure | |
| JPS62174994A (ja) | 厚膜フアインパタ−ン |