JPH0156557B2 - - Google Patents
Info
- Publication number
- JPH0156557B2 JPH0156557B2 JP55006957A JP695780A JPH0156557B2 JP H0156557 B2 JPH0156557 B2 JP H0156557B2 JP 55006957 A JP55006957 A JP 55006957A JP 695780 A JP695780 A JP 695780A JP H0156557 B2 JPH0156557 B2 JP H0156557B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- plating
- copper
- conductive paste
- fine pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Manufacturing Of Printed Wiring (AREA)
Description
本発明は高密度、高信頼性の厚膜フアインパタ
ーンの簡便な製造法に関するものである。 厚膜フアインパターンは、電流値が必要とされ
る小型コイル、高密度コネクター、高密度配線な
どの分野で要求されている。例えばコイルの製造
法としては、通常巻き線方式が用いられている
が、この方法では小型のコイルを製造する事は困
難であり、かつ巻き線の状態にバラツキが生じ
る。また35μｍ銅箔をエツチングしたいわゆるプ
リントコイルは、サイドエツチングの為フアイン
パターンは得られず、たかだか２〜３本／mmのパ
ターンが得られるのみであり、この方法も小型の
コイルを製造する事はむつかしい。しかしなが
ら、近年モーターの小型化にともない、８〜10
本／mmのフアインパターンを有するフアインコイ
ルの開発が要望されている。 本発明は、まず膜厚５〜10μｍの導電性ペース
トのパターンを形成した後、硫酸銅メツキ液また
はピロリン酸銅メツキ液を用いて、陰極電流密度
５〜15A／ｄm2の条件で導電体を電解メツキして
厚付けする事により、高密度、高信頼性の厚膜フ
アインパターンが得られる事を見い出したもので
ある。 即ち、本発明は、フイルム基板の回路部に、膜
厚５〜10μｍの導電性ペーストのパターンを形成
した後、硫酸銅メツキ液またはピロリン酸銅メツ
キ液を用いて、陰極電流密度５〜15A／ｄm2の条
件で導電体を電解メツキすることを特徴とする厚
膜フアインパターンの製造法を提供するものであ
る。 厚膜フアインパターン（例えば、５本／mm以上
で厚膜20〜50μｍ）の製造においては、第１図に
示すように電解メツキの陰極電流密度が重要で、
通常の電流密度で電解メツキを行うと、膜厚以上
に幅方向への太りが生じ、かつメツキ膜厚が不均
一になつてしまい、厚膜フアインパターンを得る
事はむつかしい。この問題点を解決する為に、電
解メツキの陰極電流密度が重要であり、３〜
20A／ｄm2が好ましい範囲であり、特に５〜
15A／ｄm2が好ましい。陰極電流密度が3A／ｄ
m2以下の場合は幅方向への太りが生じ、かつメツ
キ膜厚が不均一となり、20A／ｄm2以上の場合は
やけが生じる様になる。 本発明の厚膜フアインパターンの製造方法は、
フイルム状基板の片面だけに形成しても良いが、
必要に応じて両面に形成しても良く、両面に形成
する場合は導電性ペーストを形成する前に、フイ
ルム状基板に穴あけし、スルーホール接続を行う
必要がある。１枚のフイルム状基板の上に複数の
パターンを形成する場合は、フイルム状基板の両
面にパターンを形成し、スルーホール接続した方
がつなぎ込みが容易であり好ましい。 本発明に使用されるフイルム状基板としては、
ポリエステルフイルム、エポキシフイルム、ポリ
イミドフイルム、ポリパラバン酸フイルム、トリ
アジンフイルムなどフイルム状のものはすべて使
用出来るが、可撓性、耐熱性の点からポリイミド
フイルム、ポリパラバン酸フイルム、トリアジン
フイルムが好ましい。フイルム状基板の膜厚は高
密度化という意味では出来るだけ薄いものが好ま
しいが、余り薄過ぎると作業性が悪くなり、膜厚
としては５〜50μｍ、特に10〜25μｍが好ましい
範囲である。 本発明において行われる導電性ペーストのパタ
ーンを成する方法としては、導電性ペーストをス
クリーン印刷又はグラビア印刷しても良く、フオ
トフオーミング用導電性ペーストを塗布、露光、
現像プロセスを経て行つても良い。印刷法はそれ
程のフアインパターンは得られないが、簡単なプ
ロセスで行え、またフオトフオーミング法はプロ
セスは若干複雑だが、フアインパターンは得易
い。導電性ペーストは、基本的には銀、銅などの
導電性粒子、ポリマーバインダーおよび溶媒から
なり、藤倉化成社の「ドータイト」、徳力化学研
究所の「シルベスト」、タムラ化研社の「アゼル
ライト」などが一般的であり、メツキ性、パター
ニング性および耐熱性に優れたものが好ましい。
導電性ペーストの膜厚は、１〜30μｍが好ましい
範囲であり、1μｍ以下では均一なメツキが困難
であり、30μｍ以上ではフアインパターンが得ら
れ難くなる。 本発明においては、導電性ペーストのパターン
を形成した後、導電性ペースト上に無電解メツキ
で導電体を形成する事がより好ましい。無電解メ
ツキ膜厚は、フアインパターン得る為に10μｍ以
下特に5μｍ以下が好ましい。無電解メツキの種
類としては導電体であれば何でも良いが、特に経
済性および導電性の点から銅が好ましい。 電解メツキの種類としては、導電体であれば何
でも良いが、銀、金、銅、ニツケル、スズなどが
好ましく、特に導電性および経済性の点から銅が
好ましい。銅の電解メツキとしては、シアン化銅
メツキ、ピロリン酸銅メツキ、硫酸銅メツキ、ホ
ウフツ化銅メツキなどがあるが、特にピロリン酸
銅メツキ、硫酸銅メツキが好ましい。メツキ膜厚
は設計値により異なり、10〜50μｍが好ましい範
囲である。 また、より信頼性を向上する為に、必要に応じ
て、電解メツキ後、熱処理或いは金、スズ、ハン
ダ又はポリマーから成る保護層を設けるなどの処
理が行われる。 以下に本発明の態様を一層明確にする為に、実
施例を挙げて説明するが、本発明は以下の実施例
に限定されるものではなく、種々の変形が可能で
ある。 実施例 １ デユポン社製ポリイミドフイルム「カプトン」
（膜厚25μｍ）に、藤倉化成社製導電性ペースト
「Ｄ−850」を10μｍ厚回路部にスクリーン印刷し
て、150℃で30分間熱処理した。次いで、ハーシ
ヨウ村田社製ピロリン酸銅メツキ液を用いて、陰
極の電流密度14A／ｄm2の条件で銅を20μｍ厚電
解メツキを行つて、均一な膜厚を有する８本／mm
のフアインパターンを得た。 実施例 ２ エツソ化学社製ポリパラバン酸フイルム「トラ
ドロン」（膜厚25μｍ）に、スルーホール部の穴
あけを行い、ｍ−フエニレンジアミンと無水トリ
メリツト酸クロライドから得たポリアミドイミド
10ｇと粒径1.8μｍの銀微粒子90ｇおよびジメチル
アセトアミド25mlからなる導電性ペーストを、
5μｍ厚回路部にグラビア印刷して、100℃で30分
間熱処理した。その後、シプレー社製無電解メツ
キ液「CP−70」を用いて、銅を3μｍ厚無電解メ
ツキし、次いで、ハーシヨウ村田社製ピロリン酸
銅メツキ液を用いて、陰極の電流密度7A／ｄm2
の条件で銅を20μｍ厚電解メツキを行つて、均一
な膜厚を有しスルーホール接続された両面８本／
mmのフアインパターンを得た。 比較例 １〜２ 陰極電流密度を表１に示す如くする以外は、実
施例１と同様に処理した。結果を表１に示す。
ーンの簡便な製造法に関するものである。 厚膜フアインパターンは、電流値が必要とされ
る小型コイル、高密度コネクター、高密度配線な
どの分野で要求されている。例えばコイルの製造
法としては、通常巻き線方式が用いられている
が、この方法では小型のコイルを製造する事は困
難であり、かつ巻き線の状態にバラツキが生じ
る。また35μｍ銅箔をエツチングしたいわゆるプ
リントコイルは、サイドエツチングの為フアイン
パターンは得られず、たかだか２〜３本／mmのパ
ターンが得られるのみであり、この方法も小型の
コイルを製造する事はむつかしい。しかしなが
ら、近年モーターの小型化にともない、８〜10
本／mmのフアインパターンを有するフアインコイ
ルの開発が要望されている。 本発明は、まず膜厚５〜10μｍの導電性ペース
トのパターンを形成した後、硫酸銅メツキ液また
はピロリン酸銅メツキ液を用いて、陰極電流密度
５〜15A／ｄm2の条件で導電体を電解メツキして
厚付けする事により、高密度、高信頼性の厚膜フ
アインパターンが得られる事を見い出したもので
ある。 即ち、本発明は、フイルム基板の回路部に、膜
厚５〜10μｍの導電性ペーストのパターンを形成
した後、硫酸銅メツキ液またはピロリン酸銅メツ
キ液を用いて、陰極電流密度５〜15A／ｄm2の条
件で導電体を電解メツキすることを特徴とする厚
膜フアインパターンの製造法を提供するものであ
る。 厚膜フアインパターン（例えば、５本／mm以上
で厚膜20〜50μｍ）の製造においては、第１図に
示すように電解メツキの陰極電流密度が重要で、
通常の電流密度で電解メツキを行うと、膜厚以上
に幅方向への太りが生じ、かつメツキ膜厚が不均
一になつてしまい、厚膜フアインパターンを得る
事はむつかしい。この問題点を解決する為に、電
解メツキの陰極電流密度が重要であり、３〜
20A／ｄm2が好ましい範囲であり、特に５〜
15A／ｄm2が好ましい。陰極電流密度が3A／ｄ
m2以下の場合は幅方向への太りが生じ、かつメツ
キ膜厚が不均一となり、20A／ｄm2以上の場合は
やけが生じる様になる。 本発明の厚膜フアインパターンの製造方法は、
フイルム状基板の片面だけに形成しても良いが、
必要に応じて両面に形成しても良く、両面に形成
する場合は導電性ペーストを形成する前に、フイ
ルム状基板に穴あけし、スルーホール接続を行う
必要がある。１枚のフイルム状基板の上に複数の
パターンを形成する場合は、フイルム状基板の両
面にパターンを形成し、スルーホール接続した方
がつなぎ込みが容易であり好ましい。 本発明に使用されるフイルム状基板としては、
ポリエステルフイルム、エポキシフイルム、ポリ
イミドフイルム、ポリパラバン酸フイルム、トリ
アジンフイルムなどフイルム状のものはすべて使
用出来るが、可撓性、耐熱性の点からポリイミド
フイルム、ポリパラバン酸フイルム、トリアジン
フイルムが好ましい。フイルム状基板の膜厚は高
密度化という意味では出来るだけ薄いものが好ま
しいが、余り薄過ぎると作業性が悪くなり、膜厚
としては５〜50μｍ、特に10〜25μｍが好ましい
範囲である。 本発明において行われる導電性ペーストのパタ
ーンを成する方法としては、導電性ペーストをス
クリーン印刷又はグラビア印刷しても良く、フオ
トフオーミング用導電性ペーストを塗布、露光、
現像プロセスを経て行つても良い。印刷法はそれ
程のフアインパターンは得られないが、簡単なプ
ロセスで行え、またフオトフオーミング法はプロ
セスは若干複雑だが、フアインパターンは得易
い。導電性ペーストは、基本的には銀、銅などの
導電性粒子、ポリマーバインダーおよび溶媒から
なり、藤倉化成社の「ドータイト」、徳力化学研
究所の「シルベスト」、タムラ化研社の「アゼル
ライト」などが一般的であり、メツキ性、パター
ニング性および耐熱性に優れたものが好ましい。
導電性ペーストの膜厚は、１〜30μｍが好ましい
範囲であり、1μｍ以下では均一なメツキが困難
であり、30μｍ以上ではフアインパターンが得ら
れ難くなる。 本発明においては、導電性ペーストのパターン
を形成した後、導電性ペースト上に無電解メツキ
で導電体を形成する事がより好ましい。無電解メ
ツキ膜厚は、フアインパターン得る為に10μｍ以
下特に5μｍ以下が好ましい。無電解メツキの種
類としては導電体であれば何でも良いが、特に経
済性および導電性の点から銅が好ましい。 電解メツキの種類としては、導電体であれば何
でも良いが、銀、金、銅、ニツケル、スズなどが
好ましく、特に導電性および経済性の点から銅が
好ましい。銅の電解メツキとしては、シアン化銅
メツキ、ピロリン酸銅メツキ、硫酸銅メツキ、ホ
ウフツ化銅メツキなどがあるが、特にピロリン酸
銅メツキ、硫酸銅メツキが好ましい。メツキ膜厚
は設計値により異なり、10〜50μｍが好ましい範
囲である。 また、より信頼性を向上する為に、必要に応じ
て、電解メツキ後、熱処理或いは金、スズ、ハン
ダ又はポリマーから成る保護層を設けるなどの処
理が行われる。 以下に本発明の態様を一層明確にする為に、実
施例を挙げて説明するが、本発明は以下の実施例
に限定されるものではなく、種々の変形が可能で
ある。 実施例 １ デユポン社製ポリイミドフイルム「カプトン」
（膜厚25μｍ）に、藤倉化成社製導電性ペースト
「Ｄ−850」を10μｍ厚回路部にスクリーン印刷し
て、150℃で30分間熱処理した。次いで、ハーシ
ヨウ村田社製ピロリン酸銅メツキ液を用いて、陰
極の電流密度14A／ｄm2の条件で銅を20μｍ厚電
解メツキを行つて、均一な膜厚を有する８本／mm
のフアインパターンを得た。 実施例 ２ エツソ化学社製ポリパラバン酸フイルム「トラ
ドロン」（膜厚25μｍ）に、スルーホール部の穴
あけを行い、ｍ−フエニレンジアミンと無水トリ
メリツト酸クロライドから得たポリアミドイミド
10ｇと粒径1.8μｍの銀微粒子90ｇおよびジメチル
アセトアミド25mlからなる導電性ペーストを、
5μｍ厚回路部にグラビア印刷して、100℃で30分
間熱処理した。その後、シプレー社製無電解メツ
キ液「CP−70」を用いて、銅を3μｍ厚無電解メ
ツキし、次いで、ハーシヨウ村田社製ピロリン酸
銅メツキ液を用いて、陰極の電流密度7A／ｄm2
の条件で銅を20μｍ厚電解メツキを行つて、均一
な膜厚を有しスルーホール接続された両面８本／
mmのフアインパターンを得た。 比較例 １〜２ 陰極電流密度を表１に示す如くする以外は、実
施例１と同様に処理した。結果を表１に示す。
【表】
比較例 ３〜４
導電性ペーストの膜厚を表２の如くする以外
は、実施例１と同様に処理した。結果を表２に示
す。
は、実施例１と同様に処理した。結果を表２に示
す。
第１図は、電解メツキによる導電体成長曲線で
ある。
ある。
Claims (1)
- １ フイルム状基板の回路部に、膜厚５〜10μｍ
の導電性ペーストのパターンを形成した後、硫酸
銅メツキ液またはピロリン酸銅メツキ液を用い
て、陰極電流密度５〜15A／ｄm2の条件で導電体
を電解メツキすることを特徴とする線密度５本／
mm以上で膜厚20μｍ以上の導体を有する厚膜フア
インパターンの製造法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP695780A JPS56104492A (en) | 1980-01-25 | 1980-01-25 | Method of manufacturing thick film fine pattern |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP695780A JPS56104492A (en) | 1980-01-25 | 1980-01-25 | Method of manufacturing thick film fine pattern |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56104492A JPS56104492A (en) | 1981-08-20 |
| JPH0156557B2 true JPH0156557B2 (ja) | 1989-11-30 |
Family
ID=11652696
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP695780A Granted JPS56104492A (en) | 1980-01-25 | 1980-01-25 | Method of manufacturing thick film fine pattern |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56104492A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4926676B2 (ja) * | 2006-12-04 | 2012-05-09 | 日本メクトロン株式会社 | 多層プリント配線板の製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5160957A (ja) * | 1974-11-25 | 1976-05-27 | Nippon Kokuen Kogyo Kk | Purintokibanseizoho |
-
1980
- 1980-01-25 JP JP695780A patent/JPS56104492A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56104492A (en) | 1981-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900000509B1 (ko) | 기판에 도전회로를 형성하는 방법 | |
| US6563057B2 (en) | Printed circuit board and method for manufacturing same | |
| KR900003158B1 (ko) | 기판상의 전기회로 형성방법 | |
| US3984290A (en) | Method of forming intralayer junctions in a multilayer structure | |
| JPH0156557B2 (ja) | ||
| JP3112128B2 (ja) | 金属被覆ガラスエポキシ基板の製造方法 | |
| JPH0243353B2 (ja) | ||
| US4968398A (en) | Process for the electrolytic removal of polyimide resins | |
| JPH0154874B2 (ja) | ||
| JP4269374B2 (ja) | スズメッキ平型導体の製造方法およびフラットケーブルの製造方法 | |
| JP3346535B2 (ja) | めっきアルミニウム電線、絶縁めっきアルミニウム電線およびこれらの製造方法 | |
| US3934985A (en) | Multilayer structure | |
| JPS61254039A (ja) | 回路パタ−ン形成方法 | |
| JPS60240190A (ja) | 多層配線板の製造方法 | |
| JPS62196891A (ja) | 印刷配線板の製造方法 | |
| JPS6163088A (ja) | スル−ホ−ル配線板の製造方法 | |
| JP2537893B2 (ja) | 電子回路基板の製造方法 | |
| JPH06132636A (ja) | 印刷配線基板の製造方法 | |
| JPH04287395A (ja) | 多層プリント基板の電解メッキ方法 | |
| JPS59163889A (ja) | 基板上導体への部分的めつき形成方法 | |
| JPS63104310A (ja) | インダクタンス素子とその製法 | |
| JPH0154875B2 (ja) | ||
| JPS6096153A (ja) | プリントコイルの製造方法 | |
| Kabe et al. | Polymeric Copper Pastes for Additive Multilayer Circuits | |
| CN114449736A (zh) | 一种高频电路板及其制作方法 |