JPH0243353B2 - - Google Patents
Info
- Publication number
- JPH0243353B2 JPH0243353B2 JP55113979A JP11397980A JPH0243353B2 JP H0243353 B2 JPH0243353 B2 JP H0243353B2 JP 55113979 A JP55113979 A JP 55113979A JP 11397980 A JP11397980 A JP 11397980A JP H0243353 B2 JPH0243353 B2 JP H0243353B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- conductor
- thickness
- plating
- fine pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Coils Or Transformers For Communication (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
【発明の詳細な説明】
本発明は高密度、高信頼性の厚膜フアインパタ
ーンの製法に関するものである。 厚膜フアインパターンは、電流値が必要とされ
る小型コイル、高密度コネクター、高密度配線な
どの分野で要求されている。コイルの製造法とし
ては、通常、巻き線方式が用いられているが、こ
の方法では小型のコイルを製造する事は困難であ
り、かつ巻き線の状態にバラツキが生じる。ま
た、35μｍ銅箔をエツチングしたいわゆるプリン
トコイルは、サイドエツチングの為、導電体間隔
が10〜100μｍの厚膜フアインパターンは得られ
ず、たかだか２〜３本／mmのパターンしか得られ
ず、この方法も小型のコイルを製造する事はむつ
かしい。しかしながら、近年モーターの小型化に
ともない、５〜25本／mmのフアインパターンを有
するフアインコイル即ち導電体間隔が10〜100μ
で厚膜のフアインパターンを有するコイルの開発
が要望されている。 しかしながら、厚膜フアインパターン（５本／
mm以上で膜厚58μｍをこえるもの、特に68μｍを
こえるもの）の所望する回路部の膜厚まで、無電
解メツキで厚付けすると、膜厚以上に幅方向に太
りが生じる為、フアインパターンは得られない。
また、電解メツキで厚付けを行う場合、通常の電
流密度で電解メツキを行うと、膜厚方向以上に幅
方向への太りが生じ、かつメツキ膜厚が不均一に
なつてしまい、フアインパターンを得る事はむつ
かしい。 この問題を解決する為に、鋭意研究した結果、
まず最初に陰極電流密度が大きい程、幅方向への
太りが少なくなり膜厚方向へのメツキの選択性が
向上することを見出した。しかしながら、余り陰
極電流密度を上げ過ぎると通常の電解メツキでは
メツキ厚を58μｍをこえて厚くすると（特に68μ
ｍをこえると顕著に）やけが大きくなり、それ程
陰極電流密度が上げれなかつた。そこで、更に研
究した結果、例えばパルスメツキなどにより、や
けを生じる事なく従来より陰極電流密度が上げら
れる様になり、はじめて従来不可能とされていた
68μｍをこえる膜厚を有する厚膜フアインパター
ンが得られることを見出し、本発明の新規で有用
な厚膜フアインパターンの製法を完成させた。 即ち、本発明は、基板上に、導電体膜厚0.1〜
10μｍの薄膜導電体を形成した後、該薄膜導電体
上にピロリン酸銅メツキ液を用い陰極電流密度が
20A／ｄm2を超える値でパルス電解メツキにより
導体厚が58μｍを超える厚付けを行うことを特徴
とする導電体の線密度５本／mm以上の厚膜フアイ
ンパターンの製法である。 このような厚膜フアインパターンの製法は、ま
ず、導電体間隔10〜100μｍもしくはその近傍の
所定の巾に膜厚0.1〜10μｍの薄膜導電体を形成し
た後、20A／ｄm2をこえる陰極電流密度で、パル
スメツキして厚付けすることにより、形成され
る。 本発明の厚膜フアインパターンの製法は、基板
の片面だけに形成しても良いが、必要に応じて両
面に形成しても良く、両面に形成する場合は基板
に穴あけし、スルーホール接続を必要に応じて行
う。１枚の基板の上に複数のパターンを形成する
場合は、基板の両面にパターンを形成し、スルー
ホール接続した方がつなぎ込みが容易であり好ま
しい。 本発明に使用される基板としては、フイルム状
のものが好ましく、例えばポリエステルフイル
ム、エポキシフイルム、ポリイミドフイルム、ポ
リパラバン酸フイルム、トリアジンフイルムなど
フイルム状のものはすべて使用出来るが、可撓
性、耐熱性の点からポリイミドフイルム、ポリパ
ラバン酸フイルム、トリアジンフイルムが好まし
い。基板の膜厚は、高密度化という意味では出来
るだけ薄いものが好ましいが、余り薄すぎると作
業性が悪くなり、膜厚としては５〜50μｍ、特に
10〜25μｍが好ましい範囲である。 また必要に応じて、基板と導電体の接着性を向
上する為に、基板上に接着層を設けても良い。接
着剤としては、ポリエステル−イソシアネート
系、フエノール樹脂−ブチラール系、フエノール
樹脂−ニトリルゴム系、エポキシ−ナイロン系、
エポキシ−ニトリルゴム系などがあり、耐熱性、
耐湿性、接着性の優れたものが好ましく、特にフ
エノール樹脂−ニトリルゴム系、エポキシ−ニト
リルゴム系接着剤が好ましい。接着剤の膜厚は高
密度化、接着性の点から、１〜20μｍ、特に２〜
10μｍが好ましい範囲である。 本発明に使用される薄膜導電体としては、導電
性のものであれば何でも良いが、銀、金、銅、ニ
ツケル、スズなどが好ましく、特に導電性、経済
性の点から銅が好ましい。本発明の厚膜フアイン
パターンを形成するための膜厚0.1〜10μｍの薄膜
導電体を形成する方法としては、蒸着、スパツタ
リング、イオンプレーテイングなどの方法、無電
解メツキによる方法、銅薄膜を貼る方法などがあ
り、この薄膜導電体は、従来公知のフオトエツチ
ング法などにより、電解メツキ前にフアインパタ
ーン状にパターニングされていても良く、また薄
膜導電体上にフオトレジストでマスクを形成し
て、フアインパターンに電解メツキを行つた後、
フアインパターン以外の薄膜導電体をエツチング
などにより除去しても良い。 薄膜導電体の膜厚は、0.1μｍ以下ではメツキ時
電圧降下が起こり均一な電解メツキがむつかし
く、10μｍ以上ではエツチング時サイドエツチン
グの為フアインパターンの製造が困難であり、特
に0.2〜5μｍが好ましい範囲である。 電解メツキの種類としては、銅が好ましい。銅
の電解メツキとしては、ピロリン酸銅メツキが好
ましい。フアインパターンを電解メツキする場合
重要なことは陰極の電流密度を20A／ｄm2を超え
る値で、かつ、パルスメツキを行うことであり、
これによつて膜厚方向に選択的にメツキされる。
電流密度が20A／ｄm2以下でのパルスメツキでは
線密度５本／mm以上で導体厚58μｍを超える導体
を得ることが出来ない。電解メツキ膜厚は、設計
値により異るが、58μｍをこえて200μｍ以下、特
に68μｍをこえるものが好ましい範囲である。 また、より信頼性を向上する為に、必要に応じ
て、電解メツキ後熱処理或いはポリマーから成る
保護層を設けるなどの処理が行われる。 本発明により、厚膜フアインパターンの回路、
例えば５本／mm以上、58μｍをこえる膜厚更には
68μｍをこえる膜厚を有する今まで不可能視され
ていた回路を提供することができる。 以下に本発明の態様を一層明確にする為に、実
施例を挙げて説明するが、本発明は以下の実施例
に限定されるものではなく、種々の変形が可能で
ある。 実施例 １ デユポン社製ポリイミドフイルム「カプトン」
（膜厚25μｍ）上に、表面処理、無電解銅メツキ
（膜厚5μｍ）、フオトエツチングで導体間隔約20μ
ｍ、膜厚5μｍの薄膜導電体パターンを形成し、
次いで、ハーシヨウ村田社製ピロリン酸銅メツキ
液を用いて、陰極電流密度25A／ｄm2の条件で銅
を75μｍ厚パルスメツキを行つて、膜厚80μｍで
導体間隔15μｍの12.5本／mmのフアインパターン
を得た。 実施例 ２ エツソ化学社製ポリパラバン酸フイルム「トラ
ドロン」（膜厚25μｍ）の両面に、ボスチツク社
製エポキシ−ニトリルゴム系接着剤「XA−564
−９」を乾燥後、片面膜厚が5μｍ塗布し、穴あ
け、銅蒸着して得られた膜厚0.3μｍの薄膜導電体
を、フオトレジスト（膜厚5μｍ）でパターン以
外をマスクし、次いで、ハーシヨウ村田社製ピロ
リン酸銅メツキ液を用いて、陰極電流密度30A／
ｄm2の条件で銅を150μｍ厚パルスメツキを行い、
その後、パターン以外の薄膜銅をエツチング除去
して、膜厚150μｍで導体間隔55μｍで10本／mmの
フアインパターンを得た。 比較例 １〜５ 通電方法と陰極電流密度を下記表に示す如く変
化させる以外は、実施例１と同様の処理を行つ
た。その結果を下記表に示す。 【表】
ーンの製法に関するものである。 厚膜フアインパターンは、電流値が必要とされ
る小型コイル、高密度コネクター、高密度配線な
どの分野で要求されている。コイルの製造法とし
ては、通常、巻き線方式が用いられているが、こ
の方法では小型のコイルを製造する事は困難であ
り、かつ巻き線の状態にバラツキが生じる。ま
た、35μｍ銅箔をエツチングしたいわゆるプリン
トコイルは、サイドエツチングの為、導電体間隔
が10〜100μｍの厚膜フアインパターンは得られ
ず、たかだか２〜３本／mmのパターンしか得られ
ず、この方法も小型のコイルを製造する事はむつ
かしい。しかしながら、近年モーターの小型化に
ともない、５〜25本／mmのフアインパターンを有
するフアインコイル即ち導電体間隔が10〜100μ
で厚膜のフアインパターンを有するコイルの開発
が要望されている。 しかしながら、厚膜フアインパターン（５本／
mm以上で膜厚58μｍをこえるもの、特に68μｍを
こえるもの）の所望する回路部の膜厚まで、無電
解メツキで厚付けすると、膜厚以上に幅方向に太
りが生じる為、フアインパターンは得られない。
また、電解メツキで厚付けを行う場合、通常の電
流密度で電解メツキを行うと、膜厚方向以上に幅
方向への太りが生じ、かつメツキ膜厚が不均一に
なつてしまい、フアインパターンを得る事はむつ
かしい。 この問題を解決する為に、鋭意研究した結果、
まず最初に陰極電流密度が大きい程、幅方向への
太りが少なくなり膜厚方向へのメツキの選択性が
向上することを見出した。しかしながら、余り陰
極電流密度を上げ過ぎると通常の電解メツキでは
メツキ厚を58μｍをこえて厚くすると（特に68μ
ｍをこえると顕著に）やけが大きくなり、それ程
陰極電流密度が上げれなかつた。そこで、更に研
究した結果、例えばパルスメツキなどにより、や
けを生じる事なく従来より陰極電流密度が上げら
れる様になり、はじめて従来不可能とされていた
68μｍをこえる膜厚を有する厚膜フアインパター
ンが得られることを見出し、本発明の新規で有用
な厚膜フアインパターンの製法を完成させた。 即ち、本発明は、基板上に、導電体膜厚0.1〜
10μｍの薄膜導電体を形成した後、該薄膜導電体
上にピロリン酸銅メツキ液を用い陰極電流密度が
20A／ｄm2を超える値でパルス電解メツキにより
導体厚が58μｍを超える厚付けを行うことを特徴
とする導電体の線密度５本／mm以上の厚膜フアイ
ンパターンの製法である。 このような厚膜フアインパターンの製法は、ま
ず、導電体間隔10〜100μｍもしくはその近傍の
所定の巾に膜厚0.1〜10μｍの薄膜導電体を形成し
た後、20A／ｄm2をこえる陰極電流密度で、パル
スメツキして厚付けすることにより、形成され
る。 本発明の厚膜フアインパターンの製法は、基板
の片面だけに形成しても良いが、必要に応じて両
面に形成しても良く、両面に形成する場合は基板
に穴あけし、スルーホール接続を必要に応じて行
う。１枚の基板の上に複数のパターンを形成する
場合は、基板の両面にパターンを形成し、スルー
ホール接続した方がつなぎ込みが容易であり好ま
しい。 本発明に使用される基板としては、フイルム状
のものが好ましく、例えばポリエステルフイル
ム、エポキシフイルム、ポリイミドフイルム、ポ
リパラバン酸フイルム、トリアジンフイルムなど
フイルム状のものはすべて使用出来るが、可撓
性、耐熱性の点からポリイミドフイルム、ポリパ
ラバン酸フイルム、トリアジンフイルムが好まし
い。基板の膜厚は、高密度化という意味では出来
るだけ薄いものが好ましいが、余り薄すぎると作
業性が悪くなり、膜厚としては５〜50μｍ、特に
10〜25μｍが好ましい範囲である。 また必要に応じて、基板と導電体の接着性を向
上する為に、基板上に接着層を設けても良い。接
着剤としては、ポリエステル−イソシアネート
系、フエノール樹脂−ブチラール系、フエノール
樹脂−ニトリルゴム系、エポキシ−ナイロン系、
エポキシ−ニトリルゴム系などがあり、耐熱性、
耐湿性、接着性の優れたものが好ましく、特にフ
エノール樹脂−ニトリルゴム系、エポキシ−ニト
リルゴム系接着剤が好ましい。接着剤の膜厚は高
密度化、接着性の点から、１〜20μｍ、特に２〜
10μｍが好ましい範囲である。 本発明に使用される薄膜導電体としては、導電
性のものであれば何でも良いが、銀、金、銅、ニ
ツケル、スズなどが好ましく、特に導電性、経済
性の点から銅が好ましい。本発明の厚膜フアイン
パターンを形成するための膜厚0.1〜10μｍの薄膜
導電体を形成する方法としては、蒸着、スパツタ
リング、イオンプレーテイングなどの方法、無電
解メツキによる方法、銅薄膜を貼る方法などがあ
り、この薄膜導電体は、従来公知のフオトエツチ
ング法などにより、電解メツキ前にフアインパタ
ーン状にパターニングされていても良く、また薄
膜導電体上にフオトレジストでマスクを形成し
て、フアインパターンに電解メツキを行つた後、
フアインパターン以外の薄膜導電体をエツチング
などにより除去しても良い。 薄膜導電体の膜厚は、0.1μｍ以下ではメツキ時
電圧降下が起こり均一な電解メツキがむつかし
く、10μｍ以上ではエツチング時サイドエツチン
グの為フアインパターンの製造が困難であり、特
に0.2〜5μｍが好ましい範囲である。 電解メツキの種類としては、銅が好ましい。銅
の電解メツキとしては、ピロリン酸銅メツキが好
ましい。フアインパターンを電解メツキする場合
重要なことは陰極の電流密度を20A／ｄm2を超え
る値で、かつ、パルスメツキを行うことであり、
これによつて膜厚方向に選択的にメツキされる。
電流密度が20A／ｄm2以下でのパルスメツキでは
線密度５本／mm以上で導体厚58μｍを超える導体
を得ることが出来ない。電解メツキ膜厚は、設計
値により異るが、58μｍをこえて200μｍ以下、特
に68μｍをこえるものが好ましい範囲である。 また、より信頼性を向上する為に、必要に応じ
て、電解メツキ後熱処理或いはポリマーから成る
保護層を設けるなどの処理が行われる。 本発明により、厚膜フアインパターンの回路、
例えば５本／mm以上、58μｍをこえる膜厚更には
68μｍをこえる膜厚を有する今まで不可能視され
ていた回路を提供することができる。 以下に本発明の態様を一層明確にする為に、実
施例を挙げて説明するが、本発明は以下の実施例
に限定されるものではなく、種々の変形が可能で
ある。 実施例 １ デユポン社製ポリイミドフイルム「カプトン」
（膜厚25μｍ）上に、表面処理、無電解銅メツキ
（膜厚5μｍ）、フオトエツチングで導体間隔約20μ
ｍ、膜厚5μｍの薄膜導電体パターンを形成し、
次いで、ハーシヨウ村田社製ピロリン酸銅メツキ
液を用いて、陰極電流密度25A／ｄm2の条件で銅
を75μｍ厚パルスメツキを行つて、膜厚80μｍで
導体間隔15μｍの12.5本／mmのフアインパターン
を得た。 実施例 ２ エツソ化学社製ポリパラバン酸フイルム「トラ
ドロン」（膜厚25μｍ）の両面に、ボスチツク社
製エポキシ−ニトリルゴム系接着剤「XA−564
−９」を乾燥後、片面膜厚が5μｍ塗布し、穴あ
け、銅蒸着して得られた膜厚0.3μｍの薄膜導電体
を、フオトレジスト（膜厚5μｍ）でパターン以
外をマスクし、次いで、ハーシヨウ村田社製ピロ
リン酸銅メツキ液を用いて、陰極電流密度30A／
ｄm2の条件で銅を150μｍ厚パルスメツキを行い、
その後、パターン以外の薄膜銅をエツチング除去
して、膜厚150μｍで導体間隔55μｍで10本／mmの
フアインパターンを得た。 比較例 １〜５ 通電方法と陰極電流密度を下記表に示す如く変
化させる以外は、実施例１と同様の処理を行つ
た。その結果を下記表に示す。 【表】
Claims (1)
- １ 基板上に、導電体膜厚が0.1〜10μｍの薄膜導
電体を形成した後、該薄膜導電体上にピロリン酸
銅メツキ液を用い陰極電流密度が20A／ｄm2を超
える値でパルス電解メツキにより導体厚が58μｍ
を超える厚付けを行なうことを特徴とする導電体
の線密度５本／mm以上の膜厚フアインパターンの
製法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11397980A JPS5739598A (en) | 1980-08-21 | 1980-08-21 | Thick film fine pattern |
| US06/219,155 US4392013A (en) | 1979-12-27 | 1980-12-22 | Fine-patterned thick film conductor structure and manufacturing method thereof |
| NLAANVRAGE8006987,A NL183380C (nl) | 1979-12-27 | 1980-12-22 | Van een patroon voorziene en een dikke laag omvattende geleiderconstructie en werkwijze voor het vervaardigen daarvan. |
| GB8041120A GB2066583B (en) | 1979-12-27 | 1980-12-23 | Thick film conductor |
| DE3048740A DE3048740C2 (de) | 1979-12-27 | 1980-12-23 | Verfahren zum Herstellen einer feingerasterten Dickfilm-Leiterbahnenanordnung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11397980A JPS5739598A (en) | 1980-08-21 | 1980-08-21 | Thick film fine pattern |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5739598A JPS5739598A (en) | 1982-03-04 |
| JPH0243353B2 true JPH0243353B2 (ja) | 1990-09-28 |
Family
ID=14626002
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11397980A Granted JPS5739598A (en) | 1979-12-27 | 1980-08-21 | Thick film fine pattern |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5739598A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0476871U (ja) * | 1990-11-16 | 1992-07-06 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07101652B2 (ja) * | 1988-11-01 | 1995-11-01 | 株式会社村田製作所 | 高周波コイルの製造方法 |
| US8093983B2 (en) | 2006-08-28 | 2012-01-10 | Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. | Narrowbody coil isolator |
| US7852186B2 (en) | 2006-08-28 | 2010-12-14 | Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. | Coil transducer with reduced arcing and improved high voltage breakdown performance characteristics |
| US7948067B2 (en) | 2009-06-30 | 2011-05-24 | Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. | Coil transducer isolator packages |
| US7791900B2 (en) * | 2006-08-28 | 2010-09-07 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Galvanic isolator |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5439876A (en) * | 1977-09-06 | 1979-03-27 | Victor Company Of Japan | Method of manufacturing filmmlike pattern |
| JPS5523919A (en) * | 1978-08-07 | 1980-02-20 | Nippon Carbide Kogyo Kk | Shooting preventing and cultivating method of ginger and agricultural covering material used therein |
-
1980
- 1980-08-21 JP JP11397980A patent/JPS5739598A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0476871U (ja) * | 1990-11-16 | 1992-07-06 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5739598A (en) | 1982-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4392013A (en) | Fine-patterned thick film conductor structure and manufacturing method thereof | |
| US7132607B2 (en) | Wired circuit board | |
| JP3154713B2 (ja) | 異方性導電膜およびその製造方法 | |
| CN1976556B (zh) | 配线电路基板 | |
| JPH0243353B2 (ja) | ||
| JPS61124117A (ja) | プリントコイルの製造方法 | |
| JP3442403B2 (ja) | 電気絶縁性支持体上に金属導体路パターンを形成させる方法 | |
| JP4127213B2 (ja) | 半導体装置用両面配線テープキャリアおよびその製造方法 | |
| JP2008034639A (ja) | 配線回路基板 | |
| JPH0154874B2 (ja) | ||
| JPH0219992B2 (ja) | ||
| WO2002098193A1 (en) | A method for applying thick copper on substrates | |
| JPH0156557B2 (ja) | ||
| KR830002579B1 (ko) | 후막 파인 패턴 도전체(厚膜 fine patterned 導電體) | |
| JPS62174994A (ja) | 厚膜フアインパタ−ン | |
| JP4611075B2 (ja) | 配線回路基板 | |
| JPS6037640B2 (ja) | プリント基板 | |
| KR950003861B1 (ko) | 박형코일의 제조방법 | |
| JPH04335596A (ja) | スルーホールプリント配線基板の製造方法 | |
| JPS61254039A (ja) | 回路パタ−ン形成方法 | |
| JP2023167062A (ja) | プリント配線板およびその製造方法 | |
| JPS6163088A (ja) | スル−ホ−ル配線板の製造方法 | |
| JPS60167307A (ja) | プリントコイルの製造方法 | |
| JPH10209593A (ja) | ２層配線基板、及びその製造方法 | |
| JPH0199454A (ja) | シートコイルの製造方法 |