JPH0154889B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は複数種の互いに周期を異にするパルス
列が混在している入力信号から、各系統のパルス
列を識別分離するための方法に関するものであ
る。

レーダ受信機に、それぞれ異なる複数の発信源
から発射されるレーダ信号が受信される場合があ
り、それぞれの発信源から来る信号は一般に繰返
し周波数が互いに異なつている。このような場合
はいわゆる混信に相当するものであり、各個の信
号系統を分離する必要がある。しかしながら、上
述のごとく複数系統のパルス列が混在している場
合には、通常のパルス間隔測定法によつたのでは
異なる系統のパルス同志の時間間隔を測定してし
まう可能性が大きい。また相関法を用いても、各
系統を分離せんとすればかなり複雑な回路を必要
とし、装置が大規模なものとなる。

そこで本発明者はさきに特開昭52−19991号
（特公昭56−51664号）により、簡単なパルス周期
識別回路を複数系統組合せ、ある系統によつて識
別された周期のパルス列を入力信号から除去した
ものを以つて他の系統に識別を行わせて順次に各
系統の信号を分離するようにしたパルス列の周期
識別回路を提案した。この回路の基本的形式とし
ては、各個の系統（以下ユニツトと言う）が入力
選択回路と、周期識別回路と、識別済み信号除去
回路とから構成されている。そして各系統のユニ
ツトは自己が周期を確認したパルス列を分離して
出力するとともに、入力パルス列、すなわち複数
系統のパルス列が混合して存在するパルス列（以
下混合信号と言う）中から上記周期確認済みの系
統のパルス列だけを除去した信号を出力する。こ
の出力が出始めれば、他の系列は混合信号を受け
入れずに上記１系統のパルス列が脱落した時系列
のみを受け入れて、この内から未だ確認の済んで
いない系列のパルス列を分離する。こうすること
により識別動作が高能率となる。

しかるに混合信号中に含まれているパルス列の
系統数が多いときには、異なる系統中のパルスが
互いに重なり合うか、またはきわめて短い時間間
隔をおいて受信される場合がある。このような場
合には上述した確認済みのパルス列を除去する動
作によつて両方の系統に属するパルスがともに除
去されてしまうおそれがある。しかも該両系統の
パルス列の周期がたまたま簡単な整数比（たとえ
ば２：３）をなしている場合にはいくつかの周期
に亘つて両系統のパルスが重なり合うかまたはき
わめて接近しているという事態を生じ、そのため
に数周期に亘つて周期未確認のパルス列が周期確
認済みのパルス列とともに除去され、そのために
前者の識別が不可能となる不都合がある。

本発明は前述の点に鑑みなされたもので、ある
１系統のパルス列の周期識別が完了した後未確認
のパルス列を誤つて除去することを防止できる新
規なるパルス列の周期識別方法を提供せんとする
ものである。

以下図面を用いて本発明に係るパルス列の周期
識別方法の一実施例について詳細に説明する。

第１図は動作を説明するためのタイムチヤート
で同図Ａは混信を生じた受信信号の一例を示し、
この例ではそれぞれ周期の異なる２種のパルス列
が混在している。ただし簡単にするために各個の
パルスは１本の線として書いた。また、各系統の
パルス列を区別し易くするために、各系統ごと
に・および×のごとく符号を付した。

第２図は本発明に係る識別方法に用いる回路の
一実施例を系統図として示したもので、３組の互
いに同構成のユニツトから成つていて、各ユニツ
トはそれぞれ点線枠で囲まれている。便宜上各ユ
ニツトにそれぞれ、及びという符号を付し
た。また各個のユニツトの部分回路にはそれぞれ
１，２及び３という副号を付した。本図において
Ａは入力回路、Ｂは周期識別回路、Ｃはパルス列
分離回路、Ｄは識別済み信号除去回路であつて、
その動作については後に詳述する。出力端子P₁
〜P₃は各ユニツトにおいて周期識別回路Ｂの後
段のパルス列分離回路Ｃから取り出されている。

次に第２図に示した回路の動作について、第１
図をもあわせて参照しながら説明する。

第１図Ａに示した入力としての混合パルス列は
最初入力端子INから全ユニツトに同時に印加さ
れるが、識別動作の便宜のために各ユニツトは１
パルスずつ位相をずらせた形で順次周期識別動作
を開始する。そしてある１系統のパルス列の周期
を識別し得たユニツトからは識別済みの系統のパ
ルス列を混合信号中から除去したもの、すなわち
該系統のパルス列が欠落した時系列が識別済み信
号除去回路の出力として他のユニツトに印加され
る。ここまでの動作は最初に引用した特開昭52−
19991号公報に記載された発明と軌を一にする。

しかしながら本発明においては、そのユニツト
があるパルス列の系統の存在を確認し終えたこと
を報知する信号が同時に出力されて、これも他の
ユニツトに入力する。以下上述の確認終了を示す
信号を確認信号と呼ぶことにする。この確認信号
を利用して、本明細書の最初の部分に述べた、２
系統のパルス列が誤つて同時に除去される事態を
防止するようにしている。

すなわち、各ユニツトの入力回路は、自己の属
するユニツトから確認信号が出たときは混合信号
を継続して周期識別回路への入力とする。一方自
己の属するユニツト以外の他の２ユニツトから確
認信号が先に出たときは、自己の属するユニツト
から確認信号が出るまで他のユニツトで識別され
た他系統のパルス列を除去した後の信号を周期識
別回路への入力とし、その中での識別が完了して
自己のユニツトの確認信号が出た後は識別入力を
元の混合信号に切り換えるようにする。

入力回路からの信号を受けた後段の回路のパル
ス列周期識別動作は前述したように本発明者の提
案に係る先願発明（特開昭52−19991号）と本質
的に同様であつて、相隣る２つのパルスの時間間
隔を測定し、測定された時間間隔に等しい間隔を
有する第３のパルスが次に到来するか否かを検定
する。

すなわち第４図は各ユニツトに含まれる識別回
路Ｂの１例構成を示すブロツク図であつて、今こ
れが第１ユニツトの識別回路B₁とすると入力端
子１１には当初第１図Ａの入力混合信号を印加さ
れ緩衝回路１２を通して、第１時間測定回路１３
に入るとともに、バイナリ１４を通して第２時間
測定回路１５にも入れられる。第１時間測定回路
１３は、２個のパルス間の時間間隔をクロツクパ
ルスによる計数方式で測定する動作をなすもので
あり、第１のパルスとそれに隣接した第２のパル
スとの１−２間の時間間隔T₁を測定し、第２時
間測定回路１５はバイナリ１４の存在により本図
の回路では２個目の入力パルス２の入力時から測
定動作を開始する。１６は一致回路であつて、第
２時間測定回路１５による第２のパルスからの経
過時間が第１時間測定回路１３の測定値T₁に一
致したときにパルス出力を出し、同時に当該第２
時間測定回路１５をリセツトする。この一致パル
ス出力は単安定マルチバイブレータ１７をトリガ
して、所定幅のゲートパルスを発生せしめる。単
安定マルチバイブレータ１７は緩衝回路１２を通
つた入力混合信号とともにアンド回路１８に入れ
られて、論理積をとられる。しかるに図の場合第
２のパルス２からT₁後のゲートパルスに一致す
る入力パルスは存在しないのでアンド回路１８か
らは出力がなく、従つてリセツト回路１９が動作
して第１時間測定回路１３がリセツトされて次回
の時間測定にそなえられる。一方、第２ユニツト
の識別回路B₂は、第１ユニツトの識別回路B₁
と同一構成なるも前述のように１パルス遅れて動
作するのでその第１時間測定回路はまず第２パル
ス２と第３パルス３との時間間隔T₂を測定した
後第２時間測定回路によつて第３パルスからT₂
時間後にゲートパルスを発生する。この場合第３
パルス３からT₂後のタイミングには第５パルス
５が存在するのでアンド回路１８の出力側には、
入力端子１１に入力した第２パルスと、第３パル
スとの時間間隔T₂に等しいか又はほぼ等しい周
期を有するパルス列が出ることになる。この結果
第１図Ｆに示す第２ユニツトの選択識別信号P₂
と第１図Ｇの確認信号とが出力する。このように
して、第２ユニツトの識別力は第１図Ｅのよう
に入力混合パルス列をそのまま入力し続けてその
中から周期T₂のパルス列の選択出力動作を継続
するが、除去回路D₂では第２図Ｂに点線で示す
ように周期T₂のパルス列が除去されて第１およ
び第３ユニツトの入力に加えられる。第３ユニツ
トの識別回路B₃は第３パルスと第４パルスの時
間間隔T₃を測定して第４パルス４の後その間隔
のゲートパルスを発生するがT₃時間に一致した
パルスがないので識別出力はなく第１時間測定回
路はリセツトされる。

次いで再び第１ユニツトの第１時間測定回路１
３が第４パルス４でトリガされるが、第１ユニツ
トへの入力は前述の第２ユニツトで識別済みパル
ス列の除去された第１図Ｂのパルス列となつてい
るので測定時間は第４パルスから第７パルスまで
のT₄となり、第２時間測定回路１５が第７パル
スからT₄時間経過後に発するゲートパルスに一
致して周期T₄のパルス９が識別されることにな
る。このようにして第１ユニツトから第１図Ｃの
ような識別選択パルスが出力されると同時に第１
図Ｄのような確認信号が出力され、第１ユニツト
の識別回路への入力信号は第１図Ｂから判るよう
に元の混合信号（第２ユニツトの識別パルス列除
去前の信号）に切り換えられ、パルスの欠落によ
る誤動作が防止される。

上記のような識別動作により各ユニツトの識別
回路Ｂのアンドゲート１８から識別されたパルス
が出力されたとき、確認がなされたものとして第
２図の線路２４，２５，２６に確認信号を出力し
て各ユニツトの入力選択端子に加えるとともに、
確認済みの系統で選別された単一周期のパルス列
を端子Ｐに出力し、かつ除去回路Ｄに対するゲー
ト信号を出力する。該ゲート信号は通常混合信号
中の各パルスよりも若干幅広いパルスであつて、
他のユニツトへ確認済みパルス列の入力を禁止す
るために使用される。

上述のようにして第２図の回路系は順次にパル
ス列の周期を識別してゆき、各個のパルス列分離
回路C₁，C₂，C₃の出力端子P₁，P₂，P₃からは分
離された単一パルス列がそれぞれ出力される。

この場合に各ユニツトの入力回路A₁，A₂，A₃
は、どのユニツトからも確認信号の発生がないと
き、または自己の属するユニツトから確認信号が
出力されたときにはいずれの場合にも混合信号を
そのまま後段の周期識別回路B₁，B₂，B₃へ送る。
しかし他ユニツトから確認信号が送られてきたと
きは入力回路は自己所属のユニツトから確認信号
が出ているときを除き、その系統により確認され
た系統のパルス列が入力混合信号から除去された
時系列を後段へ送るようになる。これによつて自
己の属するユニツトの周期識別動作が円滑に行わ
れるようになる。また、自己の属するユニツトが
確認信号を出し、このあとに他ユニツトの確認信
号を受け取つたときには、上記の確認ずみ系統を
除去した時系列でなく、混合信号をそのまま後段
へ送つて、未確認系統のパルス列が確認済み系統
のそれと同時に除去されることを防止する。

第３図は入力回路の内部構成の一例を示したも
ので、本図の回路はユニツトに属するものであ
るが、回路の形式はもちろんすべてのユニツト中
のものについて同一でよい。本図の回路において
外部からの信号を受ける入力端子は６個あり、入
力端子２１は混合信号を、同じく２２はユニツト
の除去回路からの信号を、同じく２３はユニツ
トの除去回路からの信号を、それぞれ受ける。
入力端子２４〜２６は確認信号を受け取るための
もので、このうち入力端子２４のみは自己の属す
るユニツトからの確認信号を受け取るが、残り２
個の入力端子２５および２６はそれぞれユニツト
およびユニツトからの確認信号を受け取る。
これら６個の入力端子を以下符号順にそれぞれ第
１〜第６入力端子と呼ぶことにする。また便宜上
論理レベルの“１”を“Ｈ”、“０”を“Ｌ”とし
て表記し、確認記号の波形は単位階段波とする。

第３図において、確認信号が全く無いときには
第４〜第６入力端子のレベルはともに“Ｌ”であ
り、アンド回路２７、オア回路２８の出力レベル
は“Ｈ”であるから第１入力端子２１から入つた
混合信号はナンド回路２９およびナンド回路３０
を経て出力される。

いま第２ユニツトからの確認信号が第５入力
端子２５に印加されれば、第２入力端子２２に印
加された除去回路D₂からの信号（第２ユニツト
で確認済みのパルス列を混合信号から除去した
もの）はナンド回路３２およびナンド回路３０を
通つて出力される。

もし第３図の入力回路が属するユニツトから
確認信号が最初に出たときは、第４入力端子２４
だけが“Ｈ”レベルとなるためナンド回路３５，
３２の出力レベルは変わらず、ナンド回路３０か
らは依然混合信号が出力される。

しかしながら他のユニツト、たとえばユニツト
からの確認信号が最初に出力されたとき、第５
入力端子２５から入つたこの確認信号はノツト回
路３１の出力レベルを“Ｈ”とし、第２入力端子
２２から入つた除去信号がナンド回路３２および
ナンド回路３０を経て後段へ出力される。この動
作はナンド回路３３およびフリツプフロツプ回路
３４の組み合わせにより達成される。しかるに上
記ユニツトからの確認信号の後に自己の属する
ユニツトから確認信号が出力された場合にはオ
ア回路の出力レベルは“Ｈ”、ノツト回路３１の
出力は“Ｌ”となつて再び混合信号が出力される
ようになる。なおナンド回路３５および３６、フ
リツプフロツプ回路３７は上述の説明中における
ナンド回路３２および３３と、フリツプフロツプ
回路３４と同等の役割を果たすもので、ユニツト
からの確認信号により上述と同様の動作を行
う。

なお第１図ＧおよびＤのように識別動作完了後
ただちに確認信号を出力させずに、数周期亘り識
別された周期のパルス列の存在を確かめてから確
認信号を出力するようにすれば識別誤りの危険を
低くすることができる。

以上説明した本発明の方法によれば、異なる系
統のパルス列どうしの周期がたまたま整数比をな
すか、ないしこれに近い関係にある場合に、簡単
な入力回路の付加のみで誤識別または識別もれの
おそれを無くすることができる利点がある。ゆえ
に多数系統のパルス列が混在する信号中から単一
周期のパルス列を個々に分離する場合に適用して
きわめて有利である。

【図面の簡単な説明】

第１図Ａ〜Ｇは混合信号の波形と識別動作を説
明するためのタイムチヤート、第２図は本発明の
方法に用いる回路の一例を示すブロツク図、第３
図は前図中の入力回路の一例を示す回路接続図、
第４図は周期識別回路の一例構成を示すブロツク
図である。 P₁，P₂，P₃：単一パルス列出力端子、２１：
混合信号入力端子、２２および２３：識別済みパ
ルス列除去信号入力端子、２４，２５，２６：確
認信号入力端子。

Claims (1)

【特許請求の範囲】
1. １ 周期の異なる複数種のパルス列を含んだ混合
   入力パルス列から特定のパルス相互間の時間間隔
   を基準として特定の単一周期を有するパルス列を
   識別して出力する周期識別回路と、該周期識別回
   路に対して識別されるべきパルス列を含んだ入力
   パルス列を選択供給する入力回路と、上記周期識
   別回路の出力を受けて、上記入力パルス列中から
   上記周期識別回路により識別されたパルス列を除
   去した信号を出力する識別済み信号除去回路とか
   ら成る識別ユニツトを複数系統有し、上記各ユニ
   ツトの周期識別回路は互いに異なる特定パルス相
   互間の時間間隔を基準として当該時間間隔に一致
   する単一周期のパルス列を識別するよう構成され
   ており、かつ上記入力回路は上記混合入力パルス
   列を入力する端子と、各識別ユニツトの識別済み
   信号除去回路の出力を入力する複数の入力端子を
   有するとともに各識別ユニツトの識別信号出力の
   有無に応答する識別確認信号を入力する端子を有
   し、自己の識別ユニツトからの識別確認信号が印
   加されるまでは他系統の識別ユニツトからの識別
   確認信号によつて他系統の識別済み信号除去回路
   の出力を自己の周期識別回路に対する入力パルス
   列として選択し、自己の識別ユニツトからの識別
   確認信号に応答して該入力パルス列を混合入力パ
   ルス列の入力端子からの入力に切り換えるように
   したことを特徴とするパルス列識別方法。