JPH0154913B2 - - Google Patents
Info
- Publication number
- JPH0154913B2 JPH0154913B2 JP55089226A JP8922680A JPH0154913B2 JP H0154913 B2 JPH0154913 B2 JP H0154913B2 JP 55089226 A JP55089226 A JP 55089226A JP 8922680 A JP8922680 A JP 8922680A JP H0154913 B2 JPH0154913 B2 JP H0154913B2
- Authority
- JP
- Japan
- Prior art keywords
- burst
- transistor
- signal
- voltage
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Processing Of Color Television Signals (AREA)
Description
【発明の詳細な説明】
本発明は家庭用VTRのACC回路に用いるに好
適なピーク検波回路に関するものである。
適なピーク検波回路に関するものである。
家庭用VTRにおいては、色信号は、FM変調
された輝度信号の低域周波数帯に帯域変換されて
記録再生される。この時色信号の記録レベルが小
さすぎると、Ｓ／Ｎが悪くなるし、色信号の記録
レベルが高すぎると、輝度信号系に与える妨害が
無視できなくなる。このように色信号の記録レベ
ルには最適値があり、通常は、輝度信号の記録レ
ベルに対し、色信号の最大レベルが−14dB程度
となるように設定される。したがつて、入力色信
号レベルがばらついても、この最適値に近くなる
ようするため、ACC回路が不可欠なものとなる。
再生時には、再生ビデオ信号は、RFコンバータ
で高周波に変換されテレビのチユーナから入力さ
れるのが一般的な使われ方であるので、この時に
過変調にしないよう、また逆に色信号のＳ／Ｎを
悪くしないよう、輝度信号と色信号の加算比をほ
ぼ一定にする必要がある。このため再生時にも、
再生色信号レベルのばらつきを小さくするACC
回路が必要になる。このACC回路としては、バ
ースト信号のｐ−ｐ値を検出し、これを一定のレ
ベルにするように利得を制御する回路が一般的で
ある。このバースト信号のｐ−ｐ値を検出するた
めに従来は色信号からバースト信号だけ分離し、
これをピーク検波していた。このため、例えば集
積回路を用いる場合、第１図に示す回路などが用
いられていた。第１図において、１は色信号を入
力する第１の入力端子、２はバーストゲートパル
スを入力する第２の入力端子、３は出力端子、４
はバースト信号だけを取出すバースト抜取回路、
５はピーク検波回路、Ｃ１〜Ｃ３は容量、Ｅ１〜
Ｅ４は定電圧源、Ｑ１〜Ｑ１１はトランジスタ、
Ｒ１〜Ｒ１０は抵抗である。
された輝度信号の低域周波数帯に帯域変換されて
記録再生される。この時色信号の記録レベルが小
さすぎると、Ｓ／Ｎが悪くなるし、色信号の記録
レベルが高すぎると、輝度信号系に与える妨害が
無視できなくなる。このように色信号の記録レベ
ルには最適値があり、通常は、輝度信号の記録レ
ベルに対し、色信号の最大レベルが−14dB程度
となるように設定される。したがつて、入力色信
号レベルがばらついても、この最適値に近くなる
ようするため、ACC回路が不可欠なものとなる。
再生時には、再生ビデオ信号は、RFコンバータ
で高周波に変換されテレビのチユーナから入力さ
れるのが一般的な使われ方であるので、この時に
過変調にしないよう、また逆に色信号のＳ／Ｎを
悪くしないよう、輝度信号と色信号の加算比をほ
ぼ一定にする必要がある。このため再生時にも、
再生色信号レベルのばらつきを小さくするACC
回路が必要になる。このACC回路としては、バ
ースト信号のｐ−ｐ値を検出し、これを一定のレ
ベルにするように利得を制御する回路が一般的で
ある。このバースト信号のｐ−ｐ値を検出するた
めに従来は色信号からバースト信号だけ分離し、
これをピーク検波していた。このため、例えば集
積回路を用いる場合、第１図に示す回路などが用
いられていた。第１図において、１は色信号を入
力する第１の入力端子、２はバーストゲートパル
スを入力する第２の入力端子、３は出力端子、４
はバースト信号だけを取出すバースト抜取回路、
５はピーク検波回路、Ｃ１〜Ｃ３は容量、Ｅ１〜
Ｅ４は定電圧源、Ｑ１〜Ｑ１１はトランジスタ、
Ｒ１〜Ｒ１０は抵抗である。
次に第１図の動作を第２図に示す波形図にした
がつて簡単に説明する。
がつて簡単に説明する。
第１の入力端子から色信号が入力される。一
方、第２の入力端子２から、ｂに示すようなバー
ストゲートパルスが入力される。したがつて、ｂ
のパルスがハイレベルの期間、すなわちバースト
信号期間は、トランジスタＱ２，Ｑ３のベース電
位がトランジスタＱ１，Ｑ４のベース電位より高
くなるので、抵抗Ｒ５にはトランジスタＱ２すな
わちトランジスタＱ５のコレクタ電流が流れる。
トランジスタＱ５のベースには色信号が入力され
ているので、この期間すなわちバースト信号期間
の信号すなわちバースト信号が出力される。一
方、ｂのパルスがローレベルの期間は、逆にトラ
ンジスタＱ１，Ｑ４のベース電位の方が高くなる
ので、抵抗Ｒ５にはトランジスタＱ４すなわちト
ランジスタＱ６のコレクタ電流が流れる。このト
ランジスタＱ６には直流電圧しか印加されていな
いので、この期間、すなわち映像信号期間は、直
流電圧が出力される。トランジスタＱ５，Ｑ６は
同じ直流バイアスが印加されているので、抵抗
R1，R2の抵抗値を等しくとすると、出力のDC電
圧はこの２つの期間で同じになるのでトランジス
タＱ７のエミツタ部にはｃに示すようにバースト
信号だけが出力される。容量Ｃ２トランジスタＱ
８はこの出力信号のDCバイアスより負側のピー
クをクランプするためのクランプ回路で、これに
より、トランジスタＱ９のベースにおいて、ｄに
示すようにバースト信号の負側のピークは（Ｅ３
−υbe）Ｖ（ここでυbeはトランジスタＱ８のベー
ス・エミツタ間電圧で約0.7V）にクランプされ
る。トランジスタＱ９，Ｑ１０は差動増幅器を構
成しており、トランジスタＱ９のベース電圧がト
ランジスタＱ１０のベース電圧より高くなると、
トランジスタＱ９にコレクタ電流が流れ、したが
つてトランジスタＱ１１にコレクタ電流が流れ、
容量Ｃ３を充電しDC電圧を上昇させる。つまり
トランジスタＱ７のエミツタ部から供給されるバ
ースト信号のｐ−ｐ値が｛Ｅ４−（Ｅ３−υbe｝Ｖ
より大きい時には出力端子３のDC電圧を上昇さ
せるが、｛Ｅ４−（Ｅ３−υbe）｝Ｖより小さい時に
は抵抗Ｒ１０から放電するだけとなり、出力端子
３のDC電圧は低下する。
方、第２の入力端子２から、ｂに示すようなバー
ストゲートパルスが入力される。したがつて、ｂ
のパルスがハイレベルの期間、すなわちバースト
信号期間は、トランジスタＱ２，Ｑ３のベース電
位がトランジスタＱ１，Ｑ４のベース電位より高
くなるので、抵抗Ｒ５にはトランジスタＱ２すな
わちトランジスタＱ５のコレクタ電流が流れる。
トランジスタＱ５のベースには色信号が入力され
ているので、この期間すなわちバースト信号期間
の信号すなわちバースト信号が出力される。一
方、ｂのパルスがローレベルの期間は、逆にトラ
ンジスタＱ１，Ｑ４のベース電位の方が高くなる
ので、抵抗Ｒ５にはトランジスタＱ４すなわちト
ランジスタＱ６のコレクタ電流が流れる。このト
ランジスタＱ６には直流電圧しか印加されていな
いので、この期間、すなわち映像信号期間は、直
流電圧が出力される。トランジスタＱ５，Ｑ６は
同じ直流バイアスが印加されているので、抵抗
R1，R2の抵抗値を等しくとすると、出力のDC電
圧はこの２つの期間で同じになるのでトランジス
タＱ７のエミツタ部にはｃに示すようにバースト
信号だけが出力される。容量Ｃ２トランジスタＱ
８はこの出力信号のDCバイアスより負側のピー
クをクランプするためのクランプ回路で、これに
より、トランジスタＱ９のベースにおいて、ｄに
示すようにバースト信号の負側のピークは（Ｅ３
−υbe）Ｖ（ここでυbeはトランジスタＱ８のベー
ス・エミツタ間電圧で約0.7V）にクランプされ
る。トランジスタＱ９，Ｑ１０は差動増幅器を構
成しており、トランジスタＱ９のベース電圧がト
ランジスタＱ１０のベース電圧より高くなると、
トランジスタＱ９にコレクタ電流が流れ、したが
つてトランジスタＱ１１にコレクタ電流が流れ、
容量Ｃ３を充電しDC電圧を上昇させる。つまり
トランジスタＱ７のエミツタ部から供給されるバ
ースト信号のｐ−ｐ値が｛Ｅ４−（Ｅ３−υbe｝Ｖ
より大きい時には出力端子３のDC電圧を上昇さ
せるが、｛Ｅ４−（Ｅ３−υbe）｝Ｖより小さい時に
は抵抗Ｒ１０から放電するだけとなり、出力端子
３のDC電圧は低下する。
したがつて、この出力３で可変利得増幅器（図
示されていない）制御すると、トランジスタＱ７
のエミツタ部でのバースト信号のｐ−ｐ値がほぼ
｛Ｅ４−｛Ｅ３−υbe）｝Ｖとなるわけである。
示されていない）制御すると、トランジスタＱ７
のエミツタ部でのバースト信号のｐ−ｐ値がほぼ
｛Ｅ４−｛Ｅ３−υbe）｝Ｖとなるわけである。
このように従来のACC用のピーク検波回路に
はバースト抜取回路が必要で、もしこれがなけれ
ば、映像信号期間にバースト信号より大きな色信
号が入つてきた時に、この色信号のｐ−ｐ値が
｛Ｅ４−（Ｅ３−υbe）｝Ｖとなるように制御されて
しまう。また、このバースト抜取回路は、バース
ト信号期間と映像信号期間とでDC電圧がバース
ト信号のｐ−ｐ値以上変化すると、このDC電圧
変化で制御がかかり、正常に動作しなくなる。こ
のため、集積回路に用いられるバースト抜取回路
としては第１図に示したようなものか、それと同
程度の複雑な回路が必要となる。
はバースト抜取回路が必要で、もしこれがなけれ
ば、映像信号期間にバースト信号より大きな色信
号が入つてきた時に、この色信号のｐ−ｐ値が
｛Ｅ４−（Ｅ３−υbe）｝Ｖとなるように制御されて
しまう。また、このバースト抜取回路は、バース
ト信号期間と映像信号期間とでDC電圧がバース
ト信号のｐ−ｐ値以上変化すると、このDC電圧
変化で制御がかかり、正常に動作しなくなる。こ
のため、集積回路に用いられるバースト抜取回路
としては第１図に示したようなものか、それと同
程度の複雑な回路が必要となる。
本発明の目的は、上記した従来技術の欠点をな
くし、複雑なバースト信号抜取回路を不要とし、
家庭用VTRのACC回路に用いるに好適なピーク
検波用集積回路を提供するにある。
くし、複雑なバースト信号抜取回路を不要とし、
家庭用VTRのACC回路に用いるに好適なピーク
検波用集積回路を提供するにある。
そのため本発明はピーク検波回路において負側
のクランプがバースト信号だけで働くよう、クラ
ンプ用DC電圧をバースト信号期間だけ高くし、
差動増幅器もバースト信号期間だけ動作するよう
にし、バースト信号より大きな色信号が入力され
てもそれに全く動作しないようにピーク検波回路
を構成する。
のクランプがバースト信号だけで働くよう、クラ
ンプ用DC電圧をバースト信号期間だけ高くし、
差動増幅器もバースト信号期間だけ動作するよう
にし、バースト信号より大きな色信号が入力され
てもそれに全く動作しないようにピーク検波回路
を構成する。
次に本発明の一実施例を第３図に示す。第３図
において、Ｒ１１，Ｒ１２は抵抗、Ｑ１２はトラ
ンジスタである。第４図は第３図の各部の波形例
を示す図である。次に第３図、第４図を用いて本
発明の動作を説明する。
において、Ｒ１１，Ｒ１２は抵抗、Ｑ１２はトラ
ンジスタである。第４図は第３図の各部の波形例
を示す図である。次に第３図、第４図を用いて本
発明の動作を説明する。
第２の入力端子２から第４図ａに示したバース
トゲートパルスが入力される。このため従来では
常に一定のDCバイアスＥ３が印加されていたト
ランジスタＱ８のベースは、バーストゲートパル
スが高レベルの期間即ちバースト信号期間Ｅ３と
なり、それ以外の映像信号期間は0Vとなる。し
たがつてバースト信号の負側のピークがＥ３−
υbeより低くなるとトランジスタＱ８は導通し、
容量Ｃ２を充電し、電圧Ｅ３−υbeにバースト信
号の負側をクランプする。電圧Ｅ３−υbeが十分
高ければ、映像信号期間にバースト信号より大き
な色信号が入力されても、トランジスタＱ８のエ
ミツタ部は0Vより低くはならないので、トラン
ジスタＱ８のベース・エミツタ間は常に逆バイア
ス状態になる。したがつて、容量Ｃ２を充放電す
るループができないので、トランジスタＱ８エミ
ツタ部での色信号はバースト信号の負側が電圧Ｅ
３−υbeにクランプされた状態のままになり、映
像信号には影響されなくなる。
トゲートパルスが入力される。このため従来では
常に一定のDCバイアスＥ３が印加されていたト
ランジスタＱ８のベースは、バーストゲートパル
スが高レベルの期間即ちバースト信号期間Ｅ３と
なり、それ以外の映像信号期間は0Vとなる。し
たがつてバースト信号の負側のピークがＥ３−
υbeより低くなるとトランジスタＱ８は導通し、
容量Ｃ２を充電し、電圧Ｅ３−υbeにバースト信
号の負側をクランプする。電圧Ｅ３−υbeが十分
高ければ、映像信号期間にバースト信号より大き
な色信号が入力されても、トランジスタＱ８のエ
ミツタ部は0Vより低くはならないので、トラン
ジスタＱ８のベース・エミツタ間は常に逆バイア
ス状態になる。したがつて、容量Ｃ２を充放電す
るループができないので、トランジスタＱ８エミ
ツタ部での色信号はバースト信号の負側が電圧Ｅ
３−υbeにクランプされた状態のままになり、映
像信号には影響されなくなる。
一方トランジスタＱ１２は第２の入力端子２か
ら入力されるバーストゲートパルスによりバース
ト信号期間のみ導通し、差動増幅器を構成するト
ランジスタＱ９，Ｑ１０の動作電流を流す。した
がつてこの期間にはトランジスタＱ９のベース電
圧がトランジスタＱ１０のベース電圧より高いと
トランジスタＱ９のコレクタに電流が流れ、前述
したように、出力端子３のDC電圧を上昇させる。
映像信号期間にはトランジスタＱ１２は非導通状
態となり、トランジスタＱ９，Ｑ１０に動作電流
が流れなくなるので、トランジスタＱ９のベース
電圧がトランジスタＱ１０のベース電圧より高く
てもトランジスタＱ９のコレクタには電流が流れ
ない。したがつて映像信号期間にバースト信号よ
り大きい色信号が入力されても、それにより出力
端子３のDC電圧は何ら影響を受けない。このよ
うに、本発明のピーク検波回路は色信号がそのま
ま入力されても、バースト信号のｐ−ｐ値のみで
動作することになるわけである。
ら入力されるバーストゲートパルスによりバース
ト信号期間のみ導通し、差動増幅器を構成するト
ランジスタＱ９，Ｑ１０の動作電流を流す。した
がつてこの期間にはトランジスタＱ９のベース電
圧がトランジスタＱ１０のベース電圧より高いと
トランジスタＱ９のコレクタに電流が流れ、前述
したように、出力端子３のDC電圧を上昇させる。
映像信号期間にはトランジスタＱ１２は非導通状
態となり、トランジスタＱ９，Ｑ１０に動作電流
が流れなくなるので、トランジスタＱ９のベース
電圧がトランジスタＱ１０のベース電圧より高く
てもトランジスタＱ９のコレクタには電流が流れ
ない。したがつて映像信号期間にバースト信号よ
り大きい色信号が入力されても、それにより出力
端子３のDC電圧は何ら影響を受けない。このよ
うに、本発明のピーク検波回路は色信号がそのま
ま入力されても、バースト信号のｐ−ｐ値のみで
動作することになるわけである。
第３図の例では、バーストの正側のピーク時以
外はトランジスタＱ９のベース・エミツタ間は逆
バイアスになつており、ベース・エミツタ間に電
流が流れない。このため、コレクタ接合飽和電流
がベースに流れ込み容量Ｃ２を充電し、トランジ
スタＱ８のクランプ動作に影響する。このコレク
タ接合飽和電流は温度に強く依存（10℃上昇ごと
に約２倍増加）するので、トランジスタＱ８のク
ランプ能力は温度特性をもち、ACC回路の出力
レベルは温度により変化する。これを防ぐには、
第５図に示すように、クランプ部と差動増幅器の
間にエミツタ・フオロワ回路を１段挿入するのが
有効である。
外はトランジスタＱ９のベース・エミツタ間は逆
バイアスになつており、ベース・エミツタ間に電
流が流れない。このため、コレクタ接合飽和電流
がベースに流れ込み容量Ｃ２を充電し、トランジ
スタＱ８のクランプ動作に影響する。このコレク
タ接合飽和電流は温度に強く依存（10℃上昇ごと
に約２倍増加）するので、トランジスタＱ８のク
ランプ能力は温度特性をもち、ACC回路の出力
レベルは温度により変化する。これを防ぐには、
第５図に示すように、クランプ部と差動増幅器の
間にエミツタ・フオロワ回路を１段挿入するのが
有効である。
またトランジスタＱ８のベースは映像信号期間
は0Vまで下げる必要はなく、映像期間でクラン
プがかからないよう、バースト信号期間より十分
低くしておけばよい。また以上の例では、バース
ト信号期間のクランプ電圧は直接バーストゲート
パルスのハイレベルで与えられるようにして示し
たが、これはもちろん一例であつてクランプ電圧
の変化は種々の方法で可能である。例えば第６図
に示すように基準電圧とトランジスタＱ８のベー
スの間に抵抗R15を挿入し、これに第７図ｂに示
すバーストゲートパルスと逆極性のパルスを用
い、信号期間のみ抵抗Ｒ１５に電流を流し、バー
スト信号期間は電圧Ｅ３、信号期間はそれにより
低いＲ１６／Ｒ１５＋Ｒ１６Ｅ３という電圧がトランジ スタＱ３のベースに印加されるようにしても良い
のはもちろんである。
は0Vまで下げる必要はなく、映像期間でクラン
プがかからないよう、バースト信号期間より十分
低くしておけばよい。また以上の例では、バース
ト信号期間のクランプ電圧は直接バーストゲート
パルスのハイレベルで与えられるようにして示し
たが、これはもちろん一例であつてクランプ電圧
の変化は種々の方法で可能である。例えば第６図
に示すように基準電圧とトランジスタＱ８のベー
スの間に抵抗R15を挿入し、これに第７図ｂに示
すバーストゲートパルスと逆極性のパルスを用
い、信号期間のみ抵抗Ｒ１５に電流を流し、バー
スト信号期間は電圧Ｅ３、信号期間はそれにより
低いＲ１６／Ｒ１５＋Ｒ１６Ｅ３という電圧がトランジ スタＱ３のベースに印加されるようにしても良い
のはもちろんである。
また差動増幅器の電流のオン、オフも第３図、
第５図の例で示した形でなく、第６図に示したよ
うにトランジスタＱ１５のエミツタ部に抵抗Ｒ１
９を挿入し、トランジスタＱ１５に印加する電圧
と抵抗Ｒ１９により動作電流が決まる形にして電
流のON、OFFを行なうなど種々の方法が可能で
あるのは言うまでもないことである。
第５図の例で示した形でなく、第６図に示したよ
うにトランジスタＱ１５のエミツタ部に抵抗Ｒ１
９を挿入し、トランジスタＱ１５に印加する電圧
と抵抗Ｒ１９により動作電流が決まる形にして電
流のON、OFFを行なうなど種々の方法が可能で
あるのは言うまでもないことである。
以上説明したように本発明のピーク検波回路は
クランプ回路のクランプ電圧をバースト信号期間
と映像信号期間とで変え、後段の差動増幅器をバ
ースト信号期間のみ動作させるので、バースト信
号を分離して供給する必要がなく、複雑なバース
ト抜取回路が不要となり、所要チツプ面積の少な
い安価な集積回路とすることができる。
クランプ回路のクランプ電圧をバースト信号期間
と映像信号期間とで変え、後段の差動増幅器をバ
ースト信号期間のみ動作させるので、バースト信
号を分離して供給する必要がなく、複雑なバース
ト抜取回路が不要となり、所要チツプ面積の少な
い安価な集積回路とすることができる。
第１図は従来のACC回路用ピーク検波回路の
一例を示す回路図、第２図ａ〜ｅは第１図の各部
の波形例を示す波形図、第３図は本発明の一実施
例を示す回路図、第４図ａ，ｂは第３図の各部波
形例を示す波形図、第５図は本発明の第２の実施
例を示す回路図、第６図は本発明の第３の実施例
を示す回路図、第７図ａ，ｂは第６図の各部波形
例を示す波形図である。 １……第１の入力端子、２……第２の入力端
子、３……出力端子、Ｑ８，Ｑ９，Ｑ１１，Ｑ１
２……トランジスタ、Ｃ２，Ｃ３……容量、Ｒ
８，Ｒ９，Ｒ１０，Ｒ１１，Ｒ１２……抵抗、Ｅ
４……定電圧源。
一例を示す回路図、第２図ａ〜ｅは第１図の各部
の波形例を示す波形図、第３図は本発明の一実施
例を示す回路図、第４図ａ，ｂは第３図の各部波
形例を示す波形図、第５図は本発明の第２の実施
例を示す回路図、第６図は本発明の第３の実施例
を示す回路図、第７図ａ，ｂは第６図の各部波形
例を示す波形図である。 １……第１の入力端子、２……第２の入力端
子、３……出力端子、Ｑ８，Ｑ９，Ｑ１１，Ｑ１
２……トランジスタ、Ｃ２，Ｃ３……容量、Ｒ
８，Ｒ９，Ｒ１０，Ｒ１１，Ｒ１２……抵抗、Ｅ
４……定電圧源。
Claims (1)
- １ バーストゲートパルスが入力される第１の入
力端子と、バースト信号を含む色信号が入力され
る第２の入力端子と、第１の入力端子にベースが
接続され、第２の入力端子に容量を介してエミツ
タが接続された第１のトランジスタを含み、バー
ストゲートパルスにより色信号のバースト信号を
クランプするクランプ回路と、一対の第２、第３
のトランジスタからなり、一方のトランジスタの
ベースに上記クランプ回路においてクランプされ
たバースト信号を含む色信号が供給され、バース
ト信号を増幅する差動増幅器と、バーストゲート
パルスが入力され、バーストゲートパルスにより
導通し、上記差動増幅器の第２、第３のトランジ
スタにエミツタ電流を流す第４のトランジスタ
と、上記差動増幅器により増幅されたバースト信
号が供給され、バースト信号のピーク検波をして
直流電圧を発生する直流電圧発生回路とを備えて
いることを特徴とするピーク検波回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8922680A JPS5715593A (en) | 1980-07-02 | 1980-07-02 | Integrated circuit for peak detection |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8922680A JPS5715593A (en) | 1980-07-02 | 1980-07-02 | Integrated circuit for peak detection |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5715593A JPS5715593A (en) | 1982-01-26 |
| JPH0154913B2 true JPH0154913B2 (ja) | 1989-11-21 |
Family
ID=13964818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8922680A Granted JPS5715593A (en) | 1980-07-02 | 1980-07-02 | Integrated circuit for peak detection |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5715593A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63141487A (ja) * | 1986-12-03 | 1988-06-13 | Matsushita Electric Ind Co Ltd | 自動彩度制御回路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52142418A (en) * | 1976-05-21 | 1977-11-28 | Matsushita Electric Ind Co Ltd | Automatic color saturation degree control device |
| JPS54113212A (en) * | 1978-02-24 | 1979-09-04 | Hitachi Ltd | Gate-type peak detector circuit |
-
1980
- 1980-07-02 JP JP8922680A patent/JPS5715593A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5715593A (en) | 1982-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3959817A (en) | Switching circuit for connecting a magnetic head in a magnetic recording and reproducing apparatus | |
| US4385319A (en) | Synchronization signal separating circuit | |
| JPH0547026B2 (ja) | ||
| JPH0154913B2 (ja) | ||
| EP0298488B1 (en) | Video signal processing circuit for VTR signal | |
| US3296539A (en) | Pulse-counter demodulator | |
| US3426284A (en) | Transistorized demodulator circuit for time modulated signals | |
| KR100239602B1 (ko) | 출력의 직류전압을 기준전압에 따라 제어하는 음성 신호를 압축 또는 신장하는 음성 신호 처리회로 | |
| KR950001174Y1 (ko) | 화상 신호 찌그러짐 보상회로 | |
| JPH0140554B2 (ja) | ||
| JPS6214780Y2 (ja) | ||
| JPH023586B2 (ja) | ||
| JP2549147B2 (ja) | クランプ回路 | |
| JP2815865B2 (ja) | 同期信号分離回路 | |
| KR940004078Y1 (ko) | 컬러 모니터의 수평변화에 대한 클램프회로 | |
| JPS5847891B2 (ja) | 直流再生回路 | |
| JPH0115024Y2 (ja) | ||
| JPH051677B2 (ja) | ||
| US5138273A (en) | FM demodulator | |
| JPH07121093B2 (ja) | 映像出力回路 | |
| JP2513495Y2 (ja) | 映像信号用クランプ回路 | |
| JPH09321558A (ja) | 差動増幅装置 | |
| EP0700200A2 (en) | Video sync tip clamp circuit | |
| JPS6115477A (ja) | 自動利得制御回路 | |
| JPH01168106A (ja) | 周波数補正回路 |