JPH051677B2

JPH051677B2 -

Info

Publication number: JPH051677B2
Application number: JP59083766A
Authority: JP
Inventors: Yoshinori Okada
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1984-04-27
Filing date: 1984-04-27
Publication date: 1993-01-08
Also published as: JPS60229481A

Description

【発明の詳細な説明】〔発明の利用分野〕本発明は磁気記録再生装置に用いられている集
積化に好適な自動利得制御回路の低電圧動作に関
するものである。

〔発明の背景〕従来、家庭用VTRでは、入力されたレベル不
定の映像信号から、一定レベルの記録用輝度信号
を自動利得制御（以降AGCと略す）回路により
得、上記輝度信号を周波数変調して磁気テープに
記録するため、第１図に示すような構成が用いら
れている。第１図において、入力映像信号１は
AGC用可変利得増幅回路２に供給され、次に上
記AGC用可変利得増幅回路２の出力は、カラー
信号除去用低域通過フイルタ（以下LPFと略す）
３を経由されて、クランプ回路４に供給される。
一方上記LPF３の出力は同期分離回路５にも供
給され、同期分離信号６が得られる。上記同期分
離信号６はサーボ回路、カラー信号処理回路へ供
給させるとともに、上記クランプ回路４へキード
クランプ用キーパルスとして供給される。かつ上
記同期分離信号６はキードAGC用キーパルス発
生回路１５にも入力され、上記キーパルス発生回
路１５はキードAGC用キーパルス１３をAGC用
検波回路７に供給する。上記検波回路７には上記
キーパルス１３と上記クランプ回路４の出力輝度
信号が供給され、被検波信号を発生するとともに
上記被検波信号を検波し、上記可変利得増幅回路
２に負帰還されている。

而して上記構成により、クランプ回路４の出力
レベルが一定に制御され、シンクチツプが所定電
圧に保持された輝度信号は、ブリエンフアシス回
路８を経由して、周波数変調回路９に供給され、
周波数変調信号１０が得られる。

さらに詳細にAGC回路１１の動作について説
明する。第２図ａに示すような、同期分離信号６
がキードAGC用キーパルス発生回路１５に供給
されると、キードAGC用キーパルス発生回路１
５では第２図ｂに示すようなキーパルス１３を発
生させるとともに、クランプ回路４から出力され
た第２図ｃに示すような輝度信号１２に上記キー
パルス１３と同じ位相の100％白レベルパルスを
付加し、第２図ｄに示すような被検波信号を発生
させている。そして上記被検波信号が検波され、
上記AGC用可変利得増幅回路２にAGC制御信号
１４として入力され、上記クランプ回路４の出力
である輝度信号１２のシンクチツプから100％白
レベルまでの振幅を一定に制御している。

そして、このような信号処理を行なうための集
積化に好適な回路として、第３図に示すようなキ
ードAGC用キーパルス発生回路が従来用いられ
ていた。第３図において、１６〜３７は集積化抵
抗、３８〜５７はトランジスタ、５８，５９は定
電圧源、６０〜６２は集積化容量である。点線で
囲まれた部分６３では、入力同期信号６から逆相
の同期信号を得、互いに逆相の両同期信号が抵抗
２０と容量６０、及び抵抗２２と容量６１からな
るLPFを経由し比較されている。而して、第４
図ａに示すようなプリシユートを含む映像信号が
入力され第４図ｂ，ｃに示すように誤まつたパル
ス性の同期信号が生じても、上記両同期信号は第
４図ｄに示すようにLPFで平滑され、互いに比
較されて、第４図ｅに示すように誤まつたパルス
性の同期信号が削除されることとなる。したがつ
て不要なAGC用キーパルスが発生されるのを防
止し、正常なAGC動作を行なうものである。

次に第４図ｅに示した同期信号は、ピーク検波
回路６４、微小定電流放電回路６５に供給され
る。上記両回路６４，６５では、入力された同期
信号６６のピーク電位をサンプルするとともに、
非サンプル期間には放電降下し、第４図ｆに示す
ような信号７１が得られる。第４図ｆの信号は、
電圧６７で与えられた比較電位イ〔第４図ｆに破
線で図示〕を有する比較器６９、及び電圧６８で
与えられた比較電位ロ〔第４図ｆに２点破線で図
示〕を有する比較器７０に供給され、両比較器６
９，７０の出力端７２でANDをとり、第４図ｇ
に示す信号をキードAGC用キーパルスとして得
ている。而して、映像信号のバツクポーチの前縁
を含まないキーパルスを用いて、第４図ｈに示す
ように被検波信号としてバツクポーチ前縁のもち
上がりによる悪影響を受けない白パルスが付加さ
れることとなり、AGC性能の劣化を解消してい
る。

しかし上述の従来技術においては、電源電圧を
あまり小さくできない、また電源電圧変動に弱い
という欠点があり、特に低電力を要求されるポー
タブルVTRなどに用いるには不都合をきたすよ
うになつてきた。以下上記欠点について説明す
る。ここでトランジスタはベース・コレクタ間の
バイアス電圧を逆バイアスにして用いるわけであ
るが、このバイアス電圧が0V程度から順バイア
ス方向にかけて、急速にベース・コレクタ間容量
が増加し、またh_fpが急速に低下する性質を有し
ている。このためベース・コレクタ間逆バイアス
をあまり低くして用い0V以下になるようなこと
があると、高周波においては出力信号に波形歪を
もたらしたり、入力信号成分の出力への洩れが増
加するなどの不都合を生じる。このためベース・
コレクタ間逆バイアスとして少なくとも0.3Vは
あるような設計が必要である。

このような観点から見て、まずトランジスタ５
０が正常に定電流源として動作するために、トラ
ンジスタ５０のペース電圧として1.0V以上必要
であり（抵抗２９の印加電圧0.3V程度必要）、か
つトランジスタ５０のベース・コレクタ間逆バイ
アス電圧を上述のように0.3Vとすれば、上記両
比較器の入力信号７１の最低電圧V_aは、 V_a＝1.0V＋0.3V＋0.7V×２（トランジスタ４
７，４８のV_BE）＝2.7V以上となる。一方上記両
比較器の入力信号７１のダイナミツクレンジ（波
形のピーク対ピーク振幅）としては、比較電位
イ，ロを与える電圧６７，６８の変動（上記電圧
はIC内抵抗３２〜３６の比精度及びトランジス
タのV_BEのばらつきによつて変動）に対する余裕
を考慮すると、2V程度は必要である。したがつ
て上記入力信号７１の最高電圧V_bは、V_b＝2.7＋
2.0＝4.7Vとなり、トランジスタ４５のV_BE（0.7V）
を加えると、電源電圧V_CCとして、5.4V程度必要
となる。この電源電圧を下げると、上記ダイナミ
ツクレンジが低下し、比較電位イ，ロに決める電
圧６７，６８のばらつき変動に対して第４図ｇに
示したキーパルスの時間変動が大きくなり、上記
白パルスが第４図ｈに示した所望の位置からずれ
てAGC動作が不良となるという欠点が生じる。
即ち定電圧動作による低電力化に不適であつた。

また電源電圧V_CCの変動に対して、上記比較電
位イ，ロを与える電圧６７，６８の変動量と上記
両比較器の入力信号７１の変動量が異なるので、
電源電圧が変動すると、上述と同様に上記キーパ
ルスの時間軸変動が大きくなりAGC動作の異常
を生じやすくなるという欠点があつた。

〔発明の目的〕

本発明の目的は、上記従来技術の欠点をなく
し、低電圧動作の可能な集積化自動利得制御回路
を提供することにある。

〔発明の概要〕

上記目的を達成するため、本発明では、定電流
源と集積化容量により充電回路を構成し、かつ上
記充電回路の充電電圧が次段に接続されたトラン
スジスタのベース・エミツタ間電圧V_BEに達する
までの時間だけ信号の伝達を遅延させる回路手段
を複数個構成して、デジタル的に信号処理を行な
い上記キードAGCキーパルス発生回路の低電圧
動作を可能にするものである。

〔発明の実施例〕

以下本発明を一実施例により説明する。第５図
は本発明の一実施例を示す回路図で、第６図は第
５図に示した実施例の動作を説明する図である。
第５図において、７３〜８４は集積化抵抗、８５
〜９３はPNPトランジスタ、９４〜１０６は
NPNトランジスタ、１０７〜１０９は集積化容
量であり、１１０〜１１７は抵抗とPNPトラン
ジスタからなる定電流源で、点線部分１１７は上
記定電流源を動作させるためのバイアス回路であ
る。

第５図に示した回路の動作を第６図を用いて説
明する。第６図ａに示した映像信号から第６図ｂ
に示した同期信号６′が得られ、上記同期信号
６′がトランジスタ１０６に入力される。上記同
期信号６′によりトランジスタ１０６がオフした
とき、定電流源１１０からの電流i₁₁₀が容量１０
９に充電されはじめ、トランジスタ１０６のコレ
クタ端１１８の電圧信号は第６図ｃのようにトラ
ンジスタ９４のV_BEに達するまでトランジスタ９
４をオンしない。而して誤まつたパルス性の同期
信号６″〔第６図ｂに１点鎖線で図示〕が入力さ
れても、接点１１８の電圧信号はトランジスタ９
４のV_BEまで達せず、トランジスタ９４のコレク
タ端１１９の電圧信号には第６図ｄに示すように
上記誤まつた同期信号が出なくなり、従来例での
べたようにAGC誤動作を解消できる。ところで
上記充電期間t₁は、容量１０９の値をC₁₀₉とすれ
ば、t₁＝C₁₀₉V_BE／i₁₁₀と表わされ、この期間より短いパルスを誤まつた同期信号として削除している。

トランジスタ９５のベース端１１９の電圧信号
はトランジスタ９５を介して反転され、第６図ｅ
に示すようになり、次にトランジスタ９６のベー
ス端１２０に入力される。トランジスタ９６のコ
レクタ端１２１の電圧信号は、上述と同様、トラ
ンジスタ９６がオフしたとき定電流源１１３から
の電流が容量１０８に充電され、第６図ｆに示す
ようになる。この充電期間にはトランジスタ９
７，９８がオンせず、トランジスタ９９，１００
のベース端１２２，１２３の電圧信号は第６図ｇ
に示すように上記充電期間t₂〔t₂＝C₁₀₈V_BE／i₁₁₃〕だ
け Lowの期間が長くなる。さらにトランジスタ１
００のコレクタ端１２４の電圧信号は、定電流源
１１６と容量１０７により上述と同様な充電動作
を行ない、第６図ｈに示すような波形となり、充
電期間t₃＝C₁₀₉V_BE／i₁₁₆だけLowの期間が長くなる。

ここでトランジスタ９９，１０１のコレクタ出力
が接続されていなければ、各々のコレクタ出力は
第６図ｉ、ｊで示すようになる。したがつて上記
両コレクタが接続された場合には、トランジスタ
１０２のベース端１２５の電圧信号は第６図ｋに
示すようになり、トランジスタ１０２を介して、
所望のキーパルス１３〔第６図ｌが得られること
となる。而して被検波信号は第６図ｍに示すよう
に上記キーパルスに応じた白パルスが付加され、
正常にAGC動作が可能となる。

ところで点線部分１１７は、定電流源１１０〜
１１７の電流にV_BEに依存した温特をもたせ、上
記充電期間t₁、t₂、t₃の温特を解消するバイアイ
ス回路である。今抵抗の値を添字ａを用いてR_a
と表わすと t₁＝C₁₀₉V_BE／i₁₁₀＝C₁₀₉XV_BE／V
_BE（105）／R₈₄×R₈₂／R₇₃＝R₈₄×R₇₃／R₈₂×C₁₀₉……
t₂＝C₁₀₈V_BE／i₁₁₃＝C₁₀₈XV_BE／V
_BE（105）／R₈₄×R₈₂／R₇₆＝R₈₄×R₇₆／R₈₂×C₁₀₈……
t₃＝C₁₀₇V_BE／i₁₁₆＝C₁₀₇XV_BE／V
_BE（105）／R₈₄×R₈₂／R₇₉＝R₈₄×R₇₉／R₈₂×C₁₀₇……
と表わされ、容量として温特のないMOS容量を
用いれば、充電期間t₁、t₂、t₃の温特をなくすこ
とができる。

以上のべたように本実施例では、信号処理を
High0.7V、Low 0Vによりデジタル的に行なつ
ており、定電流源を構成しているPNPトランジ
スタのコレクタ電圧は0.7V（Highモード）であり
十分低く、点線部１１７によつて電源電圧が決ま
る。電源電圧としては、トランジスタ１０４，１
０５，９２のV_BE計2.1Vに加え、トランジスタ１
０３のベース・コレクタ間逆バイアス電圧0.3V、
抵抗８２の電圧0.3Vとすると、V_cc≧2.1＋0.3＋
0.3＝2.7Vと従来に対して大幅に低下させること
ができる。しかも上式、、からわかるよう
に電源電圧が変動しても（2.7V以上）、充電期間
t₁、t₂、t₃が変動せず、常に正常なAGC動作が可
能である。

第７図は本発明の他の一実施例を示す図で、１
２６〜１３３はI²Lゲートであり、１２９は出力
端コレクタを２個持つているゲートである。。こ
の場合、動作は第５図に示した実施例と同様であ
るが、I²Lプロセスを用いて合計８ゲートで構成
でき、ICチツプ面積を大幅に低減でき、低コス
ト化を図ることができる。なお、I²Lゲート１個
のチツプ面積はリニアトランジスタの約半分に相
当する。第８図はI²Lゲートを用いた場合の温度
特性解消回路例を示したものである。点線部１３
４，１３５が１個のI²Lゲートを示している。こ
の場合、電源電圧としては、V_cc≧0.7V（Injector
line）＋0.3V（PNPトランジスタ１３６のベー
ス・コレクタ逆バイアス）＋1.4V（トランジスタ
１３７，１３８のV_BE）＝2.4V以上で動作可能で
ある。

〔発明の効果〕

以上説明したように、本発明によれば、電源電
圧を低下させても正常なAGC動作を実現でき、
映像信号回路の低電圧動作による低電力化がはが
れるという効果がある。しかもICチツプ面積を
大幅に低減でき、低コストに効果がある。さらに
信号処理回路のデシタル化による高性能、低コス
ト化の実現に効果が得られる。

【図面の簡単な説明】

第１図は従来のAGC回路のブロツク図、第２
図は第１図に示した回路の動作を説明する波形
図、第３図は従来のキードAGC用キーパルス発
生回路を示す回路図、第４図は第３図に示した回
路の動作を説明する波形図、第５図は本発明の一
実施例を示すキードAGC用キーパルス発生回路
図、第６図は第５図に示した回路の動作を説明す
る波形図、第７図、第８図は本発明の他の実施例
を示す回路図である。６，６′……同期信号、１３……キードAGC用
キーパルス、１５……キードAGC用キーパルス
発生回路、１１０〜１１７……定電流源、１０７
〜１０９……集積化容量、１１７……温特補償バ
イアス回路。

Claims

【特許請求の範囲】

１映像信号を増幅する可変利得増幅手段と、上
記映像信号から同期信号を分離する同期分離手段
と、上記同期信号が入力され映像信号のバツクポ
ーチ部に位置するキーパルスを発生出力させるキ
ーパルス発生手段と、入力された上記キーパルス
と映像信号から被検波信号を発生させ上記被検波
信号の検波信号を上記可変利得増幅手段へ出力す
る被検波信号発生検波手段とを有する自動利得制
御回路において、ベースに信号が入力されエミツ
タが接地された第１のトランジスタと、上記第１
のトランジスタのコレクタに接続された定電流源
と、さらに上記第１のトランジスタのコレクタに
接続され他端が接地された集積化容量と、ペース
が上記第１のトランジスタのコレクタに接続され
たエミツタが接地された第２のトランジスタとに
より上記第１のトランジスタのベースに入力され
た信号の伝達を遅延させる遅延回路を構成し、か
つ上記遅延回路を複数個組み合わせてキーパルス
発生手段を構成することを特徴とする集積化自動
利得制御回路。