JPH0155467B2 - - Google Patents
Info
- Publication number
- JPH0155467B2 JPH0155467B2 JP57207197A JP20719782A JPH0155467B2 JP H0155467 B2 JPH0155467 B2 JP H0155467B2 JP 57207197 A JP57207197 A JP 57207197A JP 20719782 A JP20719782 A JP 20719782A JP H0155467 B2 JPH0155467 B2 JP H0155467B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- signal
- solenoid
- key
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electrophonic Musical Instruments (AREA)
Description
【発明の詳細な説明】
この発明はピアノ自動演奏装置に係り、特に、
ピアノの各キーに各々設けられたキー駆動用のソ
レノイドを駆動するソレノイド駆動方法に関す
る。
ピアノの各キーに各々設けられたキー駆動用のソ
レノイドを駆動するソレノイド駆動方法に関す
る。
ピアノ自動演奏装置においては、ピアノの各キ
ーに各々設けられたキー駆動用のソレノイドへ、
例えば第１図に示すソレノイド駆動信号を印加し
てキーを駆動する。ここで、第１図における符号
Ａはソレノイドのプランジヤが静止摩擦を脱出す
るために必要なアタツクデータ、Ｂはプランジヤ
を打鍵強度データ（打鍵強度を指示するデータ）
に応じた速度で駆動するためのタツチデータ、ま
た、Ｃはプランジヤを突出状態で保持するために
必要な保持データである。なお、この図において
はアナログ波形によつて示しているが、実際には
図に示す各レベルに対応するデユーテイ比を有す
るパルス信号によつてソレノイドを駆動する場合
が多い。
ーに各々設けられたキー駆動用のソレノイドへ、
例えば第１図に示すソレノイド駆動信号を印加し
てキーを駆動する。ここで、第１図における符号
Ａはソレノイドのプランジヤが静止摩擦を脱出す
るために必要なアタツクデータ、Ｂはプランジヤ
を打鍵強度データ（打鍵強度を指示するデータ）
に応じた速度で駆動するためのタツチデータ、ま
た、Ｃはプランジヤを突出状態で保持するために
必要な保持データである。なお、この図において
はアナログ波形によつて示しているが、実際には
図に示す各レベルに対応するデユーテイ比を有す
るパルス信号によつてソレノイドを駆動する場合
が多い。
ところで、キーを同一の打鍵強度で、かつ短い
間隔で連続的に打鍵する場合、単に第１図に示す
信号を短い間隔で繰返しソレノイドへ印加する
と、実際にキーが駆動される際の打鍵強度あるい
は駆動タイミングが打鍵毎にわずかに異つてくる
という問題が発生する。以下、この問題について
更に説明する。
間隔で連続的に打鍵する場合、単に第１図に示す
信号を短い間隔で繰返しソレノイドへ印加する
と、実際にキーが駆動される際の打鍵強度あるい
は駆動タイミングが打鍵毎にわずかに異つてくる
という問題が発生する。以下、この問題について
更に説明する。
第２図はキー動作の一例を示す図であり、この
図において時刻t1，t2は各々ソレノイド駆動信号
を印加した時刻およびオフとした時刻である。こ
の図に示すように、キーはもとの位置に戻る際に
振動する。この場合、振動の山部G1，G2…の発
生する位置および大きさはそれぞれキーの打鍵強
度に応じて異なり、特にスタツカートによつてキ
ーが駆動される場合は、大きな山部G1，G2…が
発生する。そして、このようなキーの振動が発生
すると、例えば第２図に示す時刻t3において次の
駆動信号が印加された場合と、時刻t4において次
の駆動信号が印加された場合とで、ソレノイドの
プランジヤの先端がキー当接する時刻およびキー
が駆動される速度が共に異なつたものとなり、こ
の結果、ソレノイドへ全く同一の駆動信号を印加
しても、キーの打鍵強度（すなわち、発生音量）
および駆動タイミングが異なつたものとなる。
図において時刻t1，t2は各々ソレノイド駆動信号
を印加した時刻およびオフとした時刻である。こ
の図に示すように、キーはもとの位置に戻る際に
振動する。この場合、振動の山部G1，G2…の発
生する位置および大きさはそれぞれキーの打鍵強
度に応じて異なり、特にスタツカートによつてキ
ーが駆動される場合は、大きな山部G1，G2…が
発生する。そして、このようなキーの振動が発生
すると、例えば第２図に示す時刻t3において次の
駆動信号が印加された場合と、時刻t4において次
の駆動信号が印加された場合とで、ソレノイドの
プランジヤの先端がキー当接する時刻およびキー
が駆動される速度が共に異なつたものとなり、こ
の結果、ソレノイドへ全く同一の駆動信号を印加
しても、キーの打鍵強度（すなわち、発生音量）
および駆動タイミングが異なつたものとなる。
そこでこの発明は、ソレノイド駆動信号をオフ
とした後、ソレノイドを保持するための信号より
小さな値の第１の信号を所定時間ソレノイドに供
給し、その後第１の信号より大きな値の第２の信
号を所定時間ソレノイドに供給することにより、
キーの戻り時の振動を押さえるようにし、これに
より、常に静止状態でキーを駆動し得るようにし
たものである。
とした後、ソレノイドを保持するための信号より
小さな値の第１の信号を所定時間ソレノイドに供
給し、その後第１の信号より大きな値の第２の信
号を所定時間ソレノイドに供給することにより、
キーの戻り時の振動を押さえるようにし、これに
より、常に静止状態でキーを駆動し得るようにし
たものである。
以下、図面を参照しこの発明による方法の一実
施例について説明する。第３図は同実施例の構成
を示すブロツク図である。この図において、符号
１はピアノのキー２の駆動タイミングを示すキー
オン信号KON（第４図イ参照）および打鍵強度を
指示する打鍵強度データKDを各々出力する回路
であり、出力されたキーオン信号KONおよび打
鍵強度データKDはソレノイド駆動回路３へ供給
される。ソレノイド駆動回路３は、キーオン信号
KONおよび打鍵強度データKDに基づいて、第
４図ロに示す信号Ｐを作成し、ソレノイド４へ供
給する。この信号Ｐにおいて、符号Ａ，Ｂ，Ｃは
各々第１図において説明したアタツクデータ、タ
ツチデータ、保持データであり、これらの各デー
タによつてソレノイド駆動信号Ｋが形成される。
ここで、アタツクデータＡは、そのレベルデータ
D1、時間データT1が共に一定のデータであり、
タツチデータＢはそのレベルデータD2、時間デ
ータT2が各々打鍵強度データKDに応じて変化す
るデータであり、また保持データＣはそのレベル
データD3が一定、時間データT3がキーオン信号
KONによつて決まるデータである。また、信号
Ｐにおいて、符号ＥおよびＦは各々第１、第２ダ
ンピング信号である。これらのダンピング信号
Ｅ，Ｆは共にキー２の戻り時の振動を押えるため
のもので、ダンピング信号ＥのレベルデータD4、
時間データT4、ダンピング信号Ｆのレベルデー
タD5、時間データT5が各々打鍵強度データKDに
応じて変化するようになつている。
施例について説明する。第３図は同実施例の構成
を示すブロツク図である。この図において、符号
１はピアノのキー２の駆動タイミングを示すキー
オン信号KON（第４図イ参照）および打鍵強度を
指示する打鍵強度データKDを各々出力する回路
であり、出力されたキーオン信号KONおよび打
鍵強度データKDはソレノイド駆動回路３へ供給
される。ソレノイド駆動回路３は、キーオン信号
KONおよび打鍵強度データKDに基づいて、第
４図ロに示す信号Ｐを作成し、ソレノイド４へ供
給する。この信号Ｐにおいて、符号Ａ，Ｂ，Ｃは
各々第１図において説明したアタツクデータ、タ
ツチデータ、保持データであり、これらの各デー
タによつてソレノイド駆動信号Ｋが形成される。
ここで、アタツクデータＡは、そのレベルデータ
D1、時間データT1が共に一定のデータであり、
タツチデータＢはそのレベルデータD2、時間デ
ータT2が各々打鍵強度データKDに応じて変化す
るデータであり、また保持データＣはそのレベル
データD3が一定、時間データT3がキーオン信号
KONによつて決まるデータである。また、信号
Ｐにおいて、符号ＥおよびＦは各々第１、第２ダ
ンピング信号である。これらのダンピング信号
Ｅ，Ｆは共にキー２の戻り時の振動を押えるため
のもので、ダンピング信号ＥのレベルデータD4、
時間データT4、ダンピング信号Ｆのレベルデー
タD5、時間データT5が各々打鍵強度データKDに
応じて変化するようになつている。
また、第３図に示すタツチデータメモリ５は、
レベルデータD2および時間データT2の組が、打
鍵強度データKDの各値に対応して記憶されてい
るメモリ、ダンピングデータメモリ６はレベルデ
ータD4，D5、時間データT4，T5の４データから
なる組が、打鍵強度データKDの各値に対応して
記憶されているメモリである。
レベルデータD2および時間データT2の組が、打
鍵強度データKDの各値に対応して記憶されてい
るメモリ、ダンピングデータメモリ６はレベルデ
ータD4，D5、時間データT4，T5の４データから
なる組が、打鍵強度データKDの各値に対応して
記憶されているメモリである。
以上の構成において、キーデータ出力回路１か
らキーオン信号KONおよび打鍵強度データKD
が出力され、ソレノイド駆動回路３へ供給される
と、ソレノイド駆動回路３は、まず打鍵強度デー
タKDをタツチデータメモリ５およびダンピング
データメモリ６へ出力する。タツチデータメモリ
５へ打鍵強度データKDが供給されると、供給さ
れた打鍵強度データKDに対応するレベルデータ
D2、時間データT2の組が同メモリ５から読出さ
れ、ソレノイド駆動回路３へ供給される。同様
に、ダンピングデータメモリ６へ打鍵強度データ
KDが供給されると、供給された打鍵強度データ
KDに対応するレベルデータD4，D5および時間デ
ータT4，T5の組が同メモリ６から読出され、ソ
レノイド駆動回路３へ供給される。ソレノイド駆
動回路３は、供給された各データを各々内部のレ
ジスタに格納する。次に、ソレノイド駆動回路３
は、内部に予め設定されているレベルデータD1
（第４図ロ参照）に対応するデユーテイ比を有す
るパルス信号を発生し、内部に予め設定されてい
る時間データT1の時間、信号Ｐとしてソレノイ
ド４へ出力し、次いで、レベルデータD2に対応
するデユーテイ比を有するパルス信号を発生し、
時間データT2の時間、ソレノイド４へ出力する。
これにより、キー２がレベルデータD2に応じた
速度で駆動される。次に、内部に予め設定されて
いるレベルデータD3に対応するパルス信号を発
生し、信号Ｐとしてソレノイド４へ出力する。こ
れにより、キー２がオン状態で保持される。次
に、ソレノイド駆動回路３は、キーオン信号
KONがオフとされた時刻ta（第４図イ参照）にお
いて、信号Ｐをオフとする。これにより、キー２
が元の状態へ戻り始める。次に、レベルデータ
D4に対応するデユーデイ比を有するパルス信号
を発生し、時間データT4の時間、ソレノイド４
へ出力し（第１ダンピング信号Ｅ）、次いで、レ
ベルデータD5に対応するデユーテイ比を有する
パルス信号を発生し、時間データT5の時間、ソ
レノイド４へ出力する（第２ダンピング信号Ｆ）。
これらの第１、第２ダンピング信号Ｅ，Ｆによ
り、キー２の戻り時の振動が消去される。
らキーオン信号KONおよび打鍵強度データKD
が出力され、ソレノイド駆動回路３へ供給される
と、ソレノイド駆動回路３は、まず打鍵強度デー
タKDをタツチデータメモリ５およびダンピング
データメモリ６へ出力する。タツチデータメモリ
５へ打鍵強度データKDが供給されると、供給さ
れた打鍵強度データKDに対応するレベルデータ
D2、時間データT2の組が同メモリ５から読出さ
れ、ソレノイド駆動回路３へ供給される。同様
に、ダンピングデータメモリ６へ打鍵強度データ
KDが供給されると、供給された打鍵強度データ
KDに対応するレベルデータD4，D5および時間デ
ータT4，T5の組が同メモリ６から読出され、ソ
レノイド駆動回路３へ供給される。ソレノイド駆
動回路３は、供給された各データを各々内部のレ
ジスタに格納する。次に、ソレノイド駆動回路３
は、内部に予め設定されているレベルデータD1
（第４図ロ参照）に対応するデユーテイ比を有す
るパルス信号を発生し、内部に予め設定されてい
る時間データT1の時間、信号Ｐとしてソレノイ
ド４へ出力し、次いで、レベルデータD2に対応
するデユーテイ比を有するパルス信号を発生し、
時間データT2の時間、ソレノイド４へ出力する。
これにより、キー２がレベルデータD2に応じた
速度で駆動される。次に、内部に予め設定されて
いるレベルデータD3に対応するパルス信号を発
生し、信号Ｐとしてソレノイド４へ出力する。こ
れにより、キー２がオン状態で保持される。次
に、ソレノイド駆動回路３は、キーオン信号
KONがオフとされた時刻ta（第４図イ参照）にお
いて、信号Ｐをオフとする。これにより、キー２
が元の状態へ戻り始める。次に、レベルデータ
D4に対応するデユーデイ比を有するパルス信号
を発生し、時間データT4の時間、ソレノイド４
へ出力し（第１ダンピング信号Ｅ）、次いで、レ
ベルデータD5に対応するデユーテイ比を有する
パルス信号を発生し、時間データT5の時間、ソ
レノイド４へ出力する（第２ダンピング信号Ｆ）。
これらの第１、第２ダンピング信号Ｅ，Ｆによ
り、キー２の戻り時の振動が消去される。
ここで、レベルデータD4，D5、時間データT4，
T5の各値について述べる。まず、打鍵強度デー
タKDが大の時は、レベルデータD4，D5を各々大
に、時間データT4，T5を各々小にすることが必
要である。逆に、打鍵強度データKDが小の時
は、レベルデータD4，D5を各々小に、時間デー
タT4，T5を各々大にすることが必要である。こ
の場合、時間データT5およびレベルデータD4に
ついては、打鍵強度データKDの値にかかわらず
一定値としてもよく、また、レベルデータD4に
ついては、零としてもよい。これらのデータD4，
D5，T4，T5の各値は予め実験によつて得られた
データに基づいて決定され、ダンピングデータメ
モリ６内に格納される。
T5の各値について述べる。まず、打鍵強度デー
タKDが大の時は、レベルデータD4，D5を各々大
に、時間データT4，T5を各々小にすることが必
要である。逆に、打鍵強度データKDが小の時
は、レベルデータD4，D5を各々小に、時間デー
タT4，T5を各々大にすることが必要である。こ
の場合、時間データT5およびレベルデータD4に
ついては、打鍵強度データKDの値にかかわらず
一定値としてもよく、また、レベルデータD4に
ついては、零としてもよい。これらのデータD4，
D5，T4，T5の各値は予め実験によつて得られた
データに基づいて決定され、ダンピングデータメ
モリ６内に格納される。
なお、第２ダンピング信号Ｆは、第５図イおよ
びロに示すように、多段に変化しつつ減衰する信
号としてもよく、あるいは、滑らかに変化しつつ
減衰する信号としてもよい。また、第１、第２ダ
ンピング信号Ｅ，Ｆを各々打鍵強度データKDの
値にかかわらず一定の信号としても、キー２の振
動防止についてかなりの効果を得ることができ
る。
びロに示すように、多段に変化しつつ減衰する信
号としてもよく、あるいは、滑らかに変化しつつ
減衰する信号としてもよい。また、第１、第２ダ
ンピング信号Ｅ，Ｆを各々打鍵強度データKDの
値にかかわらず一定の信号としても、キー２の振
動防止についてかなりの効果を得ることができ
る。
以上説明したように、この発明によればソレノ
イドを駆動する駆動信号をオフとした後、ソレノ
イドを保持するための信号より小さな値の第１の
信号を所定時間ソレノイドに供給し、その後第１
の信号より大きな値の第２の信号を所定時間ソレ
ノイドに供給するようにしたので、キーが戻る際
に発生する振動を防止することができ、したがつ
て、キーを常に静止状態で駆動することができ
る。この結果、キーを常に打鍵強度データに正確
に対応する強さで、かつ、正しい駆動タイミング
で駆動することが可能になる。
イドを駆動する駆動信号をオフとした後、ソレノ
イドを保持するための信号より小さな値の第１の
信号を所定時間ソレノイドに供給し、その後第１
の信号より大きな値の第２の信号を所定時間ソレ
ノイドに供給するようにしたので、キーが戻る際
に発生する振動を防止することができ、したがつ
て、キーを常に静止状態で駆動することができ
る。この結果、キーを常に打鍵強度データに正確
に対応する強さで、かつ、正しい駆動タイミング
で駆動することが可能になる。
第１図はソレノイド駆動信号の一例を示す波形
図、第２図はピアノのキーの動作状態を示す波形
図、第３図はこの発明の一実施例の構成を示すブ
ロツク図、第４図イ，ロは各々第３図におけるキ
ーオン信号KONおよび信号Ｐの波形を示す波形
図、第５図イ，ロは各々第４図ロにおける第２ダ
ンピング信号Ｆの他の例を示す波形図である。 ２……キー、３……ソレノイド駆動回路、４…
…ソレノイド、６……ダンピングデータメモリ。
図、第２図はピアノのキーの動作状態を示す波形
図、第３図はこの発明の一実施例の構成を示すブ
ロツク図、第４図イ，ロは各々第３図におけるキ
ーオン信号KONおよび信号Ｐの波形を示す波形
図、第５図イ，ロは各々第４図ロにおける第２ダ
ンピング信号Ｆの他の例を示す波形図である。 ２……キー、３……ソレノイド駆動回路、４…
…ソレノイド、６……ダンピングデータメモリ。
Claims (1)
- １ ピアノの各キーに設けられたソレノイドを駆
動するソレノイド駆動方法において、前記ソレノ
イドを駆動する駆動信号をオフとした後、前記ソ
レノイドを保持するための信号より小さな値の第
１の信号を所定時間前記ソレノイドに供給し、そ
の後前記第１の信号より大きな値の第２の信号を
所定時間前記ソレノイドに供給することにより前
記キーの戻り時の振動を押さえるようにしたピア
ノ自動演奏装置におけるソレノイド駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20719782A JPS5997194A (ja) | 1982-11-26 | 1982-11-26 | ピアノ自動演奏装置におけるソレノイド駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20719782A JPS5997194A (ja) | 1982-11-26 | 1982-11-26 | ピアノ自動演奏装置におけるソレノイド駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5997194A JPS5997194A (ja) | 1984-06-04 |
| JPH0155467B2 true JPH0155467B2 (ja) | 1989-11-24 |
Family
ID=16535847
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20719782A Granted JPS5997194A (ja) | 1982-11-26 | 1982-11-26 | ピアノ自動演奏装置におけるソレノイド駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5997194A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59100497A (ja) * | 1982-11-30 | 1984-06-09 | ヤマハ株式会社 | ペダルソレノイド駆動方法 |
| JPH0521115Y2 (ja) * | 1987-06-26 | 1993-05-31 | ||
| JPH0782319B2 (ja) * | 1990-02-09 | 1995-09-06 | ヤマハ株式会社 | 自動ピアノのペダル制御装置 |
| JP2615298B2 (ja) * | 1992-01-28 | 1997-05-28 | 株式会社ナブコ | 空圧用制御弁装置 |
| JP5119704B2 (ja) * | 2007-03-23 | 2013-01-16 | ヤマハ株式会社 | 楽器の制御装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6248831A (ja) * | 1985-08-28 | 1987-03-03 | Hitachi Ltd | 通信制御装置 |
-
1982
- 1982-11-26 JP JP20719782A patent/JPS5997194A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5997194A (ja) | 1984-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1216071A (en) | Computer speed control | |
| KR880014513A (ko) | 기록 재생장치의 헤드 위치 결정제어를 위한 방법과 장치 | |
| KR950003974A (ko) | 정보 처리 장치 | |
| JPH0155467B2 (ja) | ||
| KR900000740A (ko) | 아나로그 전자 시계용 ic 및 아나로그 전자시계 | |
| KR920015377A (ko) | 반도체 기억장치 | |
| KR880011795A (ko) | 반도체 메모리장치 | |
| US4668937A (en) | Speaker activation control by microcomputer | |
| KR900701090A (ko) | Pwm 제어를 위한 전류 제어장치 | |
| JPS6329267B2 (ja) | ||
| KR910020698A (ko) | 클럭 추출 회로 | |
| JPH0231394B2 (ja) | ||
| JP3217813B2 (ja) | 電子楽器装置 | |
| JPS5895789A (ja) | ペダルソレノイド駆動方法 | |
| JPH0534409A (ja) | テストモード制御信号生成回路 | |
| JPS6056080B2 (ja) | 時計用ステツプモ−タの駆動タイミング検出制御装置 | |
| KR910002969Y1 (ko) | 타이머의 기억시간 출력회로 | |
| JP2520928Y2 (ja) | サンプリングパルス出力制御装置 | |
| JPH01268494A (ja) | ステッピングモータ駆動装置 | |
| KR930010705A (ko) | 평판형 표시장치의 구동장치 및 방법 | |
| KR960032869A (ko) | 센서레스 모터의 정지 방법 | |
| JPH11231075A (ja) | アナログ電子時計 | |
| KR950029965A (ko) | 반도체 기억소자의 출력회로 | |
| KR970013628A (ko) | 펄스 폭 변조 방식을 사용한 실시간 직류모터 제어장치 | |
| JPH08320719A (ja) | プリバッファ制御方式 |