JPH0155485B2 - - Google Patents
Info
- Publication number
- JPH0155485B2 JPH0155485B2 JP57203379A JP20337982A JPH0155485B2 JP H0155485 B2 JPH0155485 B2 JP H0155485B2 JP 57203379 A JP57203379 A JP 57203379A JP 20337982 A JP20337982 A JP 20337982A JP H0155485 B2 JPH0155485 B2 JP H0155485B2
- Authority
- JP
- Japan
- Prior art keywords
- control
- speed control
- actuator
- time
- actuators
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Program-control systems
- G05B19/02—Program-control systems electric
- G05B19/18—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of program data in numerical form
- G05B19/19—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of program data in numerical form characterised by positioning or contouring control systems, e.g. to control position from one programmed point to another or to control movement along a programmed continuous path
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/34—Director, elements to supervisory
- G05B2219/34236—Multiplex for servos, actuators
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/49—Nc machine tool, till multiple
- G05B2219/49273—Switch between continuous drive and index or stop mode
Landscapes
- Engineering & Computer Science (AREA)
- Human Computer Interaction (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Feedback Control In General (AREA)
- Control Of Position Or Direction (AREA)
- Numerical Control (AREA)
Description
【発明の詳細な説明】
発明の技術分野
本発明は、複数のアクチユエータの位置決めを
時分割に行なう時分割位置決め制御装置に関する
ものである。
時分割に行なう時分割位置決め制御装置に関する
ものである。
従来技術と問題点
従来のこの種装置は、Ｎ（Ｎは正の整数）台の
アクチユエータを制御する場合、速度制御の帯域
で決まる１サンプリング周期を１／Ｎに分割し、
該１時分割時間で１台のアクチユエータの位置決
めが任意に実行できるようにしている。
アクチユエータを制御する場合、速度制御の帯域
で決まる１サンプリング周期を１／Ｎに分割し、
該１時分割時間で１台のアクチユエータの位置決
めが任意に実行できるようにしている。
第１図は従来装置において４台のアクチユエー
タを制御する場合の処理の流れを示す原理説明図
であり、Tsは１サンプリング周期、Ttは１時分
割時間、NO１〜NO４はアクチユエータのアド
レスを示し、またハツチングを施した部分１は速
度制御処理用の演算時間領域を、ドツトを施した
部分２は位置追従制御処理用の演算時間領域を、
空白の部分３は空き演算時間領域をそれぞれ示
す。同図において、アドレスNO１，NO４のア
クチユエータは速度制御中、アドレスNO２，
NO３のアクチユエータは位置追従制御中であ
り、１サンプリング周期Ts中の各時分割時間Tt
は特定のアドレスのアクチユエータに１対１にハ
ードウエア的に対応付けされ且つ固定されてい
る。従つて、すべてのアクチユエータを任意の制
御状態で位置決めできるものの、空き時間領域３
があつてもこれを有効に利用することができな
い。このため、アクチユエータの制御を行なうデ
イジタル信号処理回路には１時分割時間内に速度
制御処理を完了できる演算速度が要求される反
面、所要帯域が狭くなる位置追従制御時にデイジ
タル信号処理回路への負荷が小さくなることか
ら、速度制御に比較して位置追従制御が大半を占
める位置決め系ではデイジタル信号処理回路の利
用効率が著しく低下するという欠点があつた。
タを制御する場合の処理の流れを示す原理説明図
であり、Tsは１サンプリング周期、Ttは１時分
割時間、NO１〜NO４はアクチユエータのアド
レスを示し、またハツチングを施した部分１は速
度制御処理用の演算時間領域を、ドツトを施した
部分２は位置追従制御処理用の演算時間領域を、
空白の部分３は空き演算時間領域をそれぞれ示
す。同図において、アドレスNO１，NO４のア
クチユエータは速度制御中、アドレスNO２，
NO３のアクチユエータは位置追従制御中であ
り、１サンプリング周期Ts中の各時分割時間Tt
は特定のアドレスのアクチユエータに１対１にハ
ードウエア的に対応付けされ且つ固定されてい
る。従つて、すべてのアクチユエータを任意の制
御状態で位置決めできるものの、空き時間領域３
があつてもこれを有効に利用することができな
い。このため、アクチユエータの制御を行なうデ
イジタル信号処理回路には１時分割時間内に速度
制御処理を完了できる演算速度が要求される反
面、所要帯域が狭くなる位置追従制御時にデイジ
タル信号処理回路への負荷が小さくなることか
ら、速度制御に比較して位置追従制御が大半を占
める位置決め系ではデイジタル信号処理回路の利
用効率が著しく低下するという欠点があつた。
発明の目的
本発明はこのような従来の欠点を改善したもの
であり、その目的は、１サンプリング周期内を速
度制御処理および位置追従制御処理のどちらも実
行できる時間領域と位置追従制御処理専用の時間
領域とに分割し、該時間領域にアクチユエータア
ドレスを動的に配置することにより、時分割の多
重度を大きくとり、デイジタル信号処理回路の利
用効率を高めることにある。
であり、その目的は、１サンプリング周期内を速
度制御処理および位置追従制御処理のどちらも実
行できる時間領域と位置追従制御処理専用の時間
領域とに分割し、該時間領域にアクチユエータア
ドレスを動的に配置することにより、時分割の多
重度を大きくとり、デイジタル信号処理回路の利
用効率を高めることにある。
発明の原理
第２図Ａ，Ｂは本発明の原理説明図であり、同
図Ａは１サンプリング周期内における時間分割例
を、同図Ｂは動的アドレス配置例をそれぞれ示
す。なお、第２図Ａ，Ｂにおいて第１図と同一符
号は同一部分を示し、T〓は速度制御時間領域、
Tpは位置追従制御時間領域、NO５，NO６はア
クチユエータのアドレスである。
図Ａは１サンプリング周期内における時間分割例
を、同図Ｂは動的アドレス配置例をそれぞれ示
す。なお、第２図Ａ，Ｂにおいて第１図と同一符
号は同一部分を示し、T〓は速度制御時間領域、
Tpは位置追従制御時間領域、NO５，NO６はア
クチユエータのアドレスである。
第２図Ａにおいて、位置追従制御時間領域Tp
では位置追従制御処理のみが実行されており、こ
の領域には速度制御を終えたアクチユエータのア
ドレスが配置される。また、速度制御時間領域
T〓では主に速度制御処理が実行され、この領域
にはアクセス要求が発生したアクチユエータのア
ドレスが配置される。従つて第２図Ａでは、アド
レスNO１〜NO３のアクチユエータが速度制御
中であり、アドレスNO４〜NO６のアクチユエ
ータが位置追従制御中である。
では位置追従制御処理のみが実行されており、こ
の領域には速度制御を終えたアクチユエータのア
ドレスが配置される。また、速度制御時間領域
T〓では主に速度制御処理が実行され、この領域
にはアクセス要求が発生したアクチユエータのア
ドレスが配置される。従つて第２図Ａでは、アド
レスNO１〜NO３のアクチユエータが速度制御
中であり、アドレスNO４〜NO６のアクチユエ
ータが位置追従制御中である。
また、アドレスNO１のアクチユエータがアク
セス動作を完了し、これと同時にアドレスNO５
のアクチユエータからアクセス要求があつたと仮
定するとアドレス配置は第２図Ｂのように切り換
わる。即ち、速度制御時間領域T〓にあるアドレ
スNO１のアクチユエータのアドレスが位置追従
制御時間領域８に配置換えされ、これと交代にア
ドレスNO５のアクチユエータのアドレスが位置
追従制御時間領域８から速度制御時間領域７に配
置換えされる。また、アドレスNO２のアクチユ
エータのようにアクセス動作が完了しても他のア
クチユエータからのアクセス要求がない場合は、
アクセス要求が発生するまでアドレスの配置換え
はなく、速度制御時間領域内で位置追従制御処理
が行なわれる。
セス動作を完了し、これと同時にアドレスNO５
のアクチユエータからアクセス要求があつたと仮
定するとアドレス配置は第２図Ｂのように切り換
わる。即ち、速度制御時間領域T〓にあるアドレ
スNO１のアクチユエータのアドレスが位置追従
制御時間領域８に配置換えされ、これと交代にア
ドレスNO５のアクチユエータのアドレスが位置
追従制御時間領域８から速度制御時間領域７に配
置換えされる。また、アドレスNO２のアクチユ
エータのようにアクセス動作が完了しても他のア
クチユエータからのアクセス要求がない場合は、
アクセス要求が発生するまでアドレスの配置換え
はなく、速度制御時間領域内で位置追従制御処理
が行なわれる。
このように本発明においては、アクチユエータ
の制御モードに対応した個別の制御時間領域にア
クチユエータアドレスを動的に配置するため、空
き演算時間を有効に利用することができ、接続可
能なアクチユエータ数を従来装置に比較して飛躍
的に増加させることが可能となる。このときの最
大接続台数Nnaxは次式で与えられる。
の制御モードに対応した個別の制御時間領域にア
クチユエータアドレスを動的に配置するため、空
き演算時間を有効に利用することができ、接続可
能なアクチユエータ数を従来装置に比較して飛躍
的に増加させることが可能となる。このときの最
大接続台数Nnaxは次式で与えられる。
Nnax＝１＋RECK｛（１−ρ〓）／ρp｝ …(1)
ここで、RECKは整数化関数、ρ〓は単位時間に速
度制御に費される演算時間の割合、ρpは単位時間
に位置追従制御に費される演算時間の割合であ
り、空き演算時間があるためρ〓＋ρp＜１の関係に
ある。
度制御に費される演算時間の割合、ρpは単位時間
に位置追従制御に費される演算時間の割合であ
り、空き演算時間があるためρ〓＋ρp＜１の関係に
ある。
なお、第２図でも明らかなように、本発明には
同時にアクセス可能なアクチユエータ数に制限が
ある。従つて、アクセス要求の発生頻度が大きく
なると速度制御待ちが発生し、このときの速度制
御待ち時間がアクセス時間の増加となつて現れ
る。この場合には、接続可能なアクチユエータの
台数は所要アクセス時間を満たすという条件から
決定される。
同時にアクセス可能なアクチユエータ数に制限が
ある。従つて、アクセス要求の発生頻度が大きく
なると速度制御待ちが発生し、このときの速度制
御待ち時間がアクセス時間の増加となつて現れ
る。この場合には、接続可能なアクチユエータの
台数は所要アクセス時間を満たすという条件から
決定される。
第３図は本発明の一実施例装置の概略構成図で
あり、９は速度制御テーブル、１０は位置追従制
御テーブル、１１は特殊コマンドテーブル、１２
はアクチユエータのアドレスコード、１３は位置
決め制御コマンド、１４はデイジタル信号処理回
路、１５はサンプリング回路、１６はデータ分配
回路、P1〜P8はアドレスNO１〜NO８に対応す
る位置情報、D1〜D8はアドレスNO１〜NO８に
対応するアクチユエータ駆動信号である。
あり、９は速度制御テーブル、１０は位置追従制
御テーブル、１１は特殊コマンドテーブル、１２
はアクチユエータのアドレスコード、１３は位置
決め制御コマンド、１４はデイジタル信号処理回
路、１５はサンプリング回路、１６はデータ分配
回路、P1〜P8はアドレスNO１〜NO８に対応す
る位置情報、D1〜D8はアドレスNO１〜NO８に
対応するアクチユエータ駆動信号である。
同図において、速度制御テーブル９には速度制
御中のアクチユエータのアドレスが記憶され、位
置追従制御テーブル１０には位置追従制御中のア
クチユエータのアドレスが記憶されている。ま
た、特殊コマンドテーブル１１には、速度制御テ
ーブル９に位置するが位置追従制御中であるアク
チユエータのアドレスと、速度制御、位置追従制
御以外の制御モードにあるアクチユエータのアド
レスと、その制御コマンドが記憶されている。こ
こで、速度制御テーブル９は1/4サンプリング周
期でシーケンシヤルにアクチユエータのアドレス
コード１２を送出するが、位置追従制御処理専用
のPS領域では位置追従制御テーブル１０が参照
され、ここからアクチユエータのアドレスコード
１２が送出される。
御中のアクチユエータのアドレスが記憶され、位
置追従制御テーブル１０には位置追従制御中のア
クチユエータのアドレスが記憶されている。ま
た、特殊コマンドテーブル１１には、速度制御テ
ーブル９に位置するが位置追従制御中であるアク
チユエータのアドレスと、速度制御、位置追従制
御以外の制御モードにあるアクチユエータのアド
レスと、その制御コマンドが記憶されている。こ
こで、速度制御テーブル９は1/4サンプリング周
期でシーケンシヤルにアクチユエータのアドレス
コード１２を送出するが、位置追従制御処理専用
のPS領域では位置追従制御テーブル１０が参照
され、ここからアクチユエータのアドレスコード
１２が送出される。
位置追従制御から速度制御への切り換えは、特
殊コマンドテーブル１１を参照しながら、速度制
御テーブル９内で位置追従制御を行なつているア
クチユエータのアドレスと、位置追従制御テーブ
ル１０内にあり速度制御させようとするアクチユ
エータのアドレスとを入れ換えることにより実行
できる。また、速度制御、位置追従制御以外の制
御モードを実行する場合は、特殊コマンドテーブ
ル１１に制御コマンドを書き込めば良く、位置追
従制御テーブル１０で該当するアクチユエータの
アドレスが選択されると、特殊コマンドテーブル
からその制御コマンドが送り出される。
殊コマンドテーブル１１を参照しながら、速度制
御テーブル９内で位置追従制御を行なつているア
クチユエータのアドレスと、位置追従制御テーブ
ル１０内にあり速度制御させようとするアクチユ
エータのアドレスとを入れ換えることにより実行
できる。また、速度制御、位置追従制御以外の制
御モードを実行する場合は、特殊コマンドテーブ
ル１１に制御コマンドを書き込めば良く、位置追
従制御テーブル１０で該当するアクチユエータの
アドレスが選択されると、特殊コマンドテーブル
からその制御コマンドが送り出される。
デイジタル信号処理回路１４は、そのようにし
て送り出された位置決め制御コマンド１３に従つ
て制御モードに応じた個別の信号処理プログラム
の選択、実行を行ない、サンプリング回路１５と
データ分配回路１６によつて選択されたアクチユ
エータの制御を行なう。
て送り出された位置決め制御コマンド１３に従つ
て制御モードに応じた個別の信号処理プログラム
の選択、実行を行ない、サンプリング回路１５と
データ分配回路１６によつて選択されたアクチユ
エータの制御を行なう。
第４図は本発明の別の実施例装置におけるハー
ドウエア構成の一例を示すブロツク図であり、第
３図と同一符号は同一部分を示し、１７はマイク
ロプロセツサ、１８はチエツク（CHECK）回
路、１９は時分割制御回路、２０はマルチプレク
サ、２１はDA変換器である。
ドウエア構成の一例を示すブロツク図であり、第
３図と同一符号は同一部分を示し、１７はマイク
ロプロセツサ、１８はチエツク（CHECK）回
路、１９は時分割制御回路、２０はマルチプレク
サ、２１はDA変換器である。
第４図において、マイクロプロセツサ１７は、
図示しない上位制御回路から来るアクセス命令
と、アクチユエータの制御状態を逐次把握してい
るチエツク回路１８のデータとをもとにして時分
割制御回路１９の管理を行なうものであり、時分
割制御回路１９は、第３図の速度制御テーブル、
位置追従制御テーブル、特殊コマンドテーブル１
１から成り、マイクロプロセツサ１７の管理の下
でテーブルの書き換えを行ない、その結果をマル
チプレクサ２０、デイジタル信号処理回路１４、
DA変換器２１に出力する。
図示しない上位制御回路から来るアクセス命令
と、アクチユエータの制御状態を逐次把握してい
るチエツク回路１８のデータとをもとにして時分
割制御回路１９の管理を行なうものであり、時分
割制御回路１９は、第３図の速度制御テーブル、
位置追従制御テーブル、特殊コマンドテーブル１
１から成り、マイクロプロセツサ１７の管理の下
でテーブルの書き換えを行ない、その結果をマル
チプレクサ２０、デイジタル信号処理回路１４、
DA変換器２１に出力する。
第５図、第６図及び第７図は、本発明を磁気デ
イスク装置の位置決め制御回路に適用した場合に
おける前記マイクロプロセツサ１７の制御プログ
ラムの一例を示すフローチヤートであり、第５図
は時分割制御回路のテーブル書き換え機能等を実
現するメインルーチンを、第６図はアクチユエー
タの制御状態を細かに切り換えていく割り込みル
ーチンを、第７図はエラー復帰処理を行なう最優
先割り込みルーチンをそれぞれ示す。
イスク装置の位置決め制御回路に適用した場合に
おける前記マイクロプロセツサ１７の制御プログ
ラムの一例を示すフローチヤートであり、第５図
は時分割制御回路のテーブル書き換え機能等を実
現するメインルーチンを、第６図はアクチユエー
タの制御状態を細かに切り換えていく割り込みル
ーチンを、第７図はエラー復帰処理を行なう最優
先割り込みルーチンをそれぞれ示す。
磁気デイスク装置の起動時には、メインルーチ
ンにより速度制御テーブル、位置追従制御テーブ
ル、特殊コマンドテーブルが作成され、速度制御
テーブルと位置追従制御テーブルにすべてのアク
チユエータアドレスが暫定的に割り振りされる。
ンにより速度制御テーブル、位置追従制御テーブ
ル、特殊コマンドテーブルが作成され、速度制御
テーブルと位置追従制御テーブルにすべてのアク
チユエータアドレスが暫定的に割り振りされる。
この後スピンドルモータが始動されて規定回転
数に達すると、０トラツクへの位置決め動作
（REZERO動作という）の開始を命令する
REZEROコマンドが特殊コマンドテーブルの１
領域に送出され、これに従つて該当するアクチユ
エータがREZERO動作に入る。
数に達すると、０トラツクへの位置決め動作
（REZERO動作という）の開始を命令する
REZEROコマンドが特殊コマンドテーブルの１
領域に送出され、これに従つて該当するアクチユ
エータがREZERO動作に入る。
ところで、REZERO動作が完了するまでには
多くのサブコマンド（REZERO動作を成すため
のフオワード、リバース方向の高速、中速、低速
の定速度制御コマンド）と最終の位置追従制御コ
マンドを適切なタイミングで送り出す必要があ
る。これらの処理は、アクチユエータの制御状態
を監視しているチエツク回路１８と、チエツク回
路１８が起動する第６図の割り込みルーチンによ
つて実行され、一連のサブコマンドに続いて位置
追従制御コマンドが特殊コマンドテーブルに送ら
れる。
多くのサブコマンド（REZERO動作を成すため
のフオワード、リバース方向の高速、中速、低速
の定速度制御コマンド）と最終の位置追従制御コ
マンドを適切なタイミングで送り出す必要があ
る。これらの処理は、アクチユエータの制御状態
を監視しているチエツク回路１８と、チエツク回
路１８が起動する第６図の割り込みルーチンによ
つて実行され、一連のサブコマンドに続いて位置
追従制御コマンドが特殊コマンドテーブルに送ら
れる。
さて、一つのアクチユエータのREZERO動作
が完了すると再びメインルーチンからREZERO
コマンドが送出され、あらかじめ定められた次の
アクチユエータがREZERO動作に入る。このよ
うにしてすべてのアクチユエータがREZERO動
作を完了すると、ステツデイステート
（STEADY STATE）状態になり、アクセス要
求の受け付けが許される。
が完了すると再びメインルーチンからREZERO
コマンドが送出され、あらかじめ定められた次の
アクチユエータがREZERO動作に入る。このよ
うにしてすべてのアクチユエータがREZERO動
作を完了すると、ステツデイステート
（STEADY STATE）状態になり、アクセス要
求の受け付けが許される。
ここでアクセス要求が発生すると、前処理とし
て目標トラツクまでの残差トラツク数が計算さ
れ、この結果が予めデイジタル信号処理回路１４
に転送される。次に速度制御テーブルの空き、即
ち速度制御領域で位置追従制御状態にあるアクチ
ユエータの存在がチエツクされ、空きが生じた時
点で空き状態にあるアクチユエータアドレスが位
置追従制御テーブルに移される。続いてアクセス
しようとするアクチユエータアドレスが速度制御
テーブルに移され、これと同時に速度制御コマン
ドが特殊コマンドテーブルに送られる。このよう
な処理によりアクセス動作が開始される。
て目標トラツクまでの残差トラツク数が計算さ
れ、この結果が予めデイジタル信号処理回路１４
に転送される。次に速度制御テーブルの空き、即
ち速度制御領域で位置追従制御状態にあるアクチ
ユエータの存在がチエツクされ、空きが生じた時
点で空き状態にあるアクチユエータアドレスが位
置追従制御テーブルに移される。続いてアクセス
しようとするアクチユエータアドレスが速度制御
テーブルに移され、これと同時に速度制御コマン
ドが特殊コマンドテーブルに送られる。このよう
な処理によりアクセス動作が開始される。
一方、アクセス動作の終了時点では、チエツク
回路１８が起動した第６図の割り込みルーチンに
よつて位置追従制御コマンドが特殊コマンドテー
ブルに送られるが、速度制御テーブル、位置追従
制御テーブルに変化はない。
回路１８が起動した第６図の割り込みルーチンに
よつて位置追従制御コマンドが特殊コマンドテー
ブルに送られるが、速度制御テーブル、位置追従
制御テーブルに変化はない。
このような構成を採用することにより時分割制
御回路は従来とほとんど同一に構成でき、且つす
べてのアクチユエータの制御状態をマイクロプロ
セツサで一括して管理することができる。従つ
て、接続できるアクチユエータ数が大幅に増加し
ても回路が複雑化することはない。
御回路は従来とほとんど同一に構成でき、且つす
べてのアクチユエータの制御状態をマイクロプロ
セツサで一括して管理することができる。従つ
て、接続できるアクチユエータ数が大幅に増加し
ても回路が複雑化することはない。
発明の効果
以上説明したように、本発明に依れば、従来装
置に比較してより多くのアクチユエータをデイジ
タル信号処理回路に接続して制御することが可能
となる。特に、原理説明で用いた(1)式からも明ら
かなように、単位時間に速度制御に費される演算
時間の割合ρ〓が小さくなるほど接続可能なアクチ
ユエータ数は増加する。従つて、通常単位時間に
占める速度制御の割合が１割程度である磁気デイ
スク記憶装置のマルチポジシヨナの位置決め制御
回路に適用した場合は、その効果は極めて大き
い。また、本発明はデイジタル信号処理回路の利
用率が高いので、同じ台数のアクチユエータを制
御する場合、演算速度の低いデイジタル信号処理
回路で済むことになる。このためデイジタル信号
処理回路を用いた位置決め制御回路の経済化とい
う点でも大きなメリツトがある。
置に比較してより多くのアクチユエータをデイジ
タル信号処理回路に接続して制御することが可能
となる。特に、原理説明で用いた(1)式からも明ら
かなように、単位時間に速度制御に費される演算
時間の割合ρ〓が小さくなるほど接続可能なアクチ
ユエータ数は増加する。従つて、通常単位時間に
占める速度制御の割合が１割程度である磁気デイ
スク記憶装置のマルチポジシヨナの位置決め制御
回路に適用した場合は、その効果は極めて大き
い。また、本発明はデイジタル信号処理回路の利
用率が高いので、同じ台数のアクチユエータを制
御する場合、演算速度の低いデイジタル信号処理
回路で済むことになる。このためデイジタル信号
処理回路を用いた位置決め制御回路の経済化とい
う点でも大きなメリツトがある。
第１図は従来装置の説明図、第２図Ａ，Ｂは本
発明の原理説明図、第３図は本発明の一実施例装
置の概略構成図、第４図は本発明の別の実施例装
置におけるハードウエア構成の一例を示すブロツ
ク図、第５図〜第７図は本発明を磁気デイスク装
置の位置決め制御回路に適用した場合におけるマ
イクロプロセツサ１７の制御プログラムの一例を
示すフローチヤートである。 Tsは１サンプリング周期、Ttは１時分割時間、
NO１〜NO６はアクチユエータのアドレス、１
は速度制御処理用の演算時間領域、２は位置追従
制御処理用の演算時間領域、３は空き演算時間領
域、T〓は速度制御時間領域、Tpは位置追従制御
時間領域、９は速度制御テーブル、１０は位置追
従制御テーブル、１１は特殊コマンドテーブル、
１２はアクチユエータのアドレスコード、１３は
位置決め制御コマンド、１４はデイジタル信号処
理回路、１５はサンプリング回路、１６はデータ
分配回路、P1〜P8は位置情報、D1〜D8はアクチ
ユエータ駆動信号、１７はマイクロプロセツサ、
１８はチエツク回路、１９は時分割制御回路、２
０はマルチプレクサ、２１はDA変換器である。
発明の原理説明図、第３図は本発明の一実施例装
置の概略構成図、第４図は本発明の別の実施例装
置におけるハードウエア構成の一例を示すブロツ
ク図、第５図〜第７図は本発明を磁気デイスク装
置の位置決め制御回路に適用した場合におけるマ
イクロプロセツサ１７の制御プログラムの一例を
示すフローチヤートである。 Tsは１サンプリング周期、Ttは１時分割時間、
NO１〜NO６はアクチユエータのアドレス、１
は速度制御処理用の演算時間領域、２は位置追従
制御処理用の演算時間領域、３は空き演算時間領
域、T〓は速度制御時間領域、Tpは位置追従制御
時間領域、９は速度制御テーブル、１０は位置追
従制御テーブル、１１は特殊コマンドテーブル、
１２はアクチユエータのアドレスコード、１３は
位置決め制御コマンド、１４はデイジタル信号処
理回路、１５はサンプリング回路、１６はデータ
分配回路、P1〜P8は位置情報、D1〜D8はアクチ
ユエータ駆動信号、１７はマイクロプロセツサ、
１８はチエツク回路、１９は時分割制御回路、２
０はマルチプレクサ、２１はDA変換器である。
Claims (1)
- 【特許請求の範囲】 １ 複数のアクチユエータを同時に制御する時分
割位置決め制御装置において、 １サンプリング周期内にＭ個のアクチユエータ
の速度制御および位置追従制御を時分割に行なう
速度制御領域と、 Ｎ個のアクチユエータの位置追従制御のみを時
分割に行なう位置追従制御領域とを設け、 前記位置追従制御領域にあるＮ個のアクチユエ
ータのうちの一つのアクチユエータから速度制御
の要求が発生した時には、 前記速度制御領域内のＭ個のアクチユエータの
うち位置追従制御状態にあるアクチユエータがあ
る場合は、該位置追従制御状態にあるいずれか一
つのアクチユエータの制御処理を前記速度制御領
域から位置追従制御領域に移行するとともに、同
時に前記速度制御の要求が発生した位置追従制御
領域内のアクチユエータの制御処理を速度制御領
域に移行させて速度制御を行なう手段と、 前記速度制御領域内のＭ個のアクチユエータが
すべて速度制御状態にある場合には、該速度制御
状態にあるアクチユエータのうち最初に位置追従
制御を行なう状態に至つたアクチユエータの制御
処理を前記速度制御領域から位置追従制御領域に
移行するとともに、同時に前記速度制御の要求が
発生した位置追従制御領域内のアクチユエータの
制御処理を速度制御領域に移行させて速度制御を
行なう手段とを備えてなることを特徴とする時分
割位置決め制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20337982A JPS5994112A (ja) | 1982-11-19 | 1982-11-19 | 時分割位置決め制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20337982A JPS5994112A (ja) | 1982-11-19 | 1982-11-19 | 時分割位置決め制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5994112A JPS5994112A (ja) | 1984-05-30 |
| JPH0155485B2 true JPH0155485B2 (ja) | 1989-11-24 |
Family
ID=16473055
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20337982A Granted JPS5994112A (ja) | 1982-11-19 | 1982-11-19 | 時分割位置決め制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5994112A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60207480A (ja) * | 1984-03-31 | 1985-10-19 | Canon Inc | モ−タ駆動制御装置 |
| EP0184736B2 (de) * | 1984-12-13 | 1996-03-20 | Siemens Aktiengesellschaft | Einrichtung zur Steuerung einer Werkzeugmaschine |
| JPS61210888A (ja) * | 1985-03-15 | 1986-09-19 | Hitachi Ltd | 複数台電動機の制御方法 |
| JPH0394301A (ja) * | 1989-09-07 | 1991-04-19 | Omron Corp | ファジィコントローラ |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5812660B2 (ja) * | 1976-01-26 | 1983-03-09 | 日本電信電話株式会社 | デイスク用ポジシヨン制御方法 |
| JPS54111073A (en) * | 1978-02-17 | 1979-08-31 | Nec Corp | Positioning controller |
| JPS54101071A (en) * | 1978-01-26 | 1979-08-09 | Heian Iron Works | Positioning control device for machine tools |
| JPS56105507A (en) * | 1980-01-25 | 1981-08-22 | Hitachi Ltd | Control method of engine |
| JPS57166612A (en) * | 1981-04-07 | 1982-10-14 | Tamagawa Seiki Kk | Signal processing circuit |
-
1982
- 1982-11-19 JP JP20337982A patent/JPS5994112A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5994112A (ja) | 1984-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03183067A (ja) | 磁気ディスク装置 | |
| JPH0155485B2 (ja) | ||
| JP2560609B2 (ja) | 磁気ディスク装置 | |
| JPS62205581A (ja) | デイスク制御方式 | |
| JPS5850383B2 (ja) | 情報処理装置 | |
| JPS61166665A (ja) | 入出力制御装置 | |
| JPH01197832A (ja) | 磁気ディスクアクセス方法 | |
| JPH04352225A (ja) | ディスクアレイ装置 | |
| JPH02285556A (ja) | マルチシーク制御方法 | |
| JPH03245390A (ja) | 磁気ディスク装置 | |
| JPH05128528A (ja) | 光デイスク装置 | |
| JPS61287071A (ja) | 磁気デイスク制御装置 | |
| JPH0689144A (ja) | 磁気ディスク処理装置 | |
| JPS63316151A (ja) | デ−タ転送高速化装置 | |
| EP0278471A2 (en) | Data processing method and system for accessing rotating storage means | |
| JPH05334012A (ja) | 大容量化ディスク制御装置 | |
| JPH0525341B2 (ja) | ||
| JPS5872261A (ja) | 磁気デイスク制御方式 | |
| JPS61204726A (ja) | 磁気デイスク装置制御方式 | |
| JPS63307525A (ja) | ディスクファイルの高速入出力方式 | |
| JPH05189156A (ja) | 磁気ディスク装置 | |
| JPH0214466A (ja) | ファイルデータの転送方法 | |
| JPH10269138A (ja) | キャッシュメモリ制御及びそれを用いたデータ処理装置 | |
| JPH04199217A (ja) | 入出力制御方法 | |
| JPS6131899B2 (ja) |