JPH0155497B2 - - Google Patents
Info
- Publication number
- JPH0155497B2 JPH0155497B2 JP55146510A JP14651080A JPH0155497B2 JP H0155497 B2 JPH0155497 B2 JP H0155497B2 JP 55146510 A JP55146510 A JP 55146510A JP 14651080 A JP14651080 A JP 14651080A JP H0155497 B2 JPH0155497 B2 JP H0155497B2
- Authority
- JP
- Japan
- Prior art keywords
- address value
- program
- start address
- interrupt
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/445—Program loading or initiating
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microcomputers (AREA)
Description
【発明の詳細な説明】
本発明は１チツプマイクロコンピユータに関す
る。
る。
従来、プログラムメモリーとしてリードオンリ
ーメモリ（以下ROMという）をチツプに内蔵し
た１チツプマイクロコンピユータにおいては、プ
ログラム起動アドレス値およびインタラプトプロ
グラム起動アドレス値は固定されており、内蔵
ROMからしか起動できないものや、起動操作前
に切換入力端子をセツトすることにより、内蔵
ROMを無効にし、外部プログラムメモリーを内
蔵ROMのアドレス範囲におきかえて起動する例
がある。第１図は従来例の概要図であり、プログ
ラム起動アドレス値１およびインタラプトプログ
ラム起動アドレス値２はそれぞれ16進数で
「0000」および「0040」をとり、イでは内蔵
ROM３から起動し、ロでは内蔵ROM３が無効
となりそれぞれの起動アドレス値は外部プログラ
ムメモリー４を示すようになり、起動は外部プロ
グラムメモリー４からおこることになる。
ーメモリ（以下ROMという）をチツプに内蔵し
た１チツプマイクロコンピユータにおいては、プ
ログラム起動アドレス値およびインタラプトプロ
グラム起動アドレス値は固定されており、内蔵
ROMからしか起動できないものや、起動操作前
に切換入力端子をセツトすることにより、内蔵
ROMを無効にし、外部プログラムメモリーを内
蔵ROMのアドレス範囲におきかえて起動する例
がある。第１図は従来例の概要図であり、プログ
ラム起動アドレス値１およびインタラプトプログ
ラム起動アドレス値２はそれぞれ16進数で
「0000」および「0040」をとり、イでは内蔵
ROM３から起動し、ロでは内蔵ROM３が無効
となりそれぞれの起動アドレス値は外部プログラ
ムメモリー４を示すようになり、起動は外部プロ
グラムメモリー４からおこることになる。
一般にROMを内蔵した１チツプマイクロコン
ピユータは、ROMを内蔵しないマイクロコンピ
ユータと比較して、ユーザーの立場から見た時の
コストが下がるというメリツトがあると言われ
る。しかし、このことは１チツプマイクロコンピ
ユータの内蔵ROMに個別ユーザーのプログラム
を書き込む為に必要なROMマスク費用が、１個
あたりの費用として充分安くなる程度に１種類の
プログラムを書き込んだ１チツプマイクロコンピ
ユータを大量使用する場合に言えることであり、
少量しか使用する見込みのないユーザーにとつて
はROMマスク費用が１個あたりに換算すると高
くなりすぎて１チツプマイクロコンピユータを使
用できなくなる。少量使用ユーザーにとつて、従
来例のうち内蔵ROM内からしか起動できないも
のはROMマスク費用が必要なことからコスト高
になり、外部プログラムメモリーから起動できる
ものであつても内蔵ROMを全く使用しないとい
うROMマスクを特注する必要が生じる。外部プ
ログラムメモリーから起動できるものについて
は、メーカーが内蔵ROMを無効にしたものを供
給し、ユーザーがROMマスク費用を負担しなく
てもよいという場合も考えられるが、この場合に
は一般のマイクロコンピユータと同様に複数のチ
ツプで製品が構成される事になり、１チツプマイ
クロコンピユータである為に生じていたメリツト
が失われてしまつている。
ピユータは、ROMを内蔵しないマイクロコンピ
ユータと比較して、ユーザーの立場から見た時の
コストが下がるというメリツトがあると言われ
る。しかし、このことは１チツプマイクロコンピ
ユータの内蔵ROMに個別ユーザーのプログラム
を書き込む為に必要なROMマスク費用が、１個
あたりの費用として充分安くなる程度に１種類の
プログラムを書き込んだ１チツプマイクロコンピ
ユータを大量使用する場合に言えることであり、
少量しか使用する見込みのないユーザーにとつて
はROMマスク費用が１個あたりに換算すると高
くなりすぎて１チツプマイクロコンピユータを使
用できなくなる。少量使用ユーザーにとつて、従
来例のうち内蔵ROM内からしか起動できないも
のはROMマスク費用が必要なことからコスト高
になり、外部プログラムメモリーから起動できる
ものであつても内蔵ROMを全く使用しないとい
うROMマスクを特注する必要が生じる。外部プ
ログラムメモリーから起動できるものについて
は、メーカーが内蔵ROMを無効にしたものを供
給し、ユーザーがROMマスク費用を負担しなく
てもよいという場合も考えられるが、この場合に
は一般のマイクロコンピユータと同様に複数のチ
ツプで製品が構成される事になり、１チツプマイ
クロコンピユータである為に生じていたメリツト
が失われてしまつている。
以上のように従来の１チツプマイクロコンピユ
ータは少量使用ユーザに対する不適合性を有して
おり、その為に大量生産する製品には１チツプマ
イクロコンピユータを、少量生産しかしない製品
には複数チツプ構成のマイクロコンピユータをと
いうような使いわけが行われ、それぞれ別々のソ
フトウエア開発を行う必要が生じていた。
ータは少量使用ユーザに対する不適合性を有して
おり、その為に大量生産する製品には１チツプマ
イクロコンピユータを、少量生産しかしない製品
には複数チツプ構成のマイクロコンピユータをと
いうような使いわけが行われ、それぞれ別々のソ
フトウエア開発を行う必要が生じていた。
本発明は従来の１チツプマイクロコンピユータ
の持つ、少量使用ユーザに対する不適合性という
欠点なくし、大量生産製品から少量生産製品まで
同一のマイクロコンピユータを用いることによつ
てソフトウエア開発費用を軽減できる１チツプマ
イクロコンピユータを提供することを目とする。
の持つ、少量使用ユーザに対する不適合性という
欠点なくし、大量生産製品から少量生産製品まで
同一のマイクロコンピユータを用いることによつ
てソフトウエア開発費用を軽減できる１チツプマ
イクロコンピユータを提供することを目とする。
以下実施例に基づいて本発明を詳しく説明す
る。
る。
第２図は本発明の一実施例の概要図であり、１
は16進数で表わされたプログラム起動アドレス
値、２は16進数で表わされたインタラプトプログ
ラム起動アドレス値、３は内蔵ROM、４は外部
プログラムメモリーである。
は16進数で表わされたプログラム起動アドレス
値、２は16進数で表わされたインタラプトプログ
ラム起動アドレス値、３は内蔵ROM、４は外部
プログラムメモリーである。
以後アドレス値は16進数で表わし、内蔵ROM
３のアドレス範囲を「0000」番地から「OFFF」
番地までとし、外部プログラムメモリー４のアド
レス範囲を「1000」番地から「FFFF」番地まで
とする。
３のアドレス範囲を「0000」番地から「OFFF」
番地までとし、外部プログラムメモリー４のアド
レス範囲を「1000」番地から「FFFF」番地まで
とする。
第２図のイでは内蔵ROM３から起動するよう
にプログラム起動アドレス値１は「0000」、イン
タラプトプログラム起動アドレス値２は「0040」
としている。第２図のロでは外部プログラムメモ
リー４から起動するようにプログラム起動アドレ
ス値１は「1000」、インタラプトプログラム起動
アドレス値２は「1040」とし、内蔵ROM３を無
効にすることなく使用できるようにしている。
にプログラム起動アドレス値１は「0000」、イン
タラプトプログラム起動アドレス値２は「0040」
としている。第２図のロでは外部プログラムメモ
リー４から起動するようにプログラム起動アドレ
ス値１は「1000」、インタラプトプログラム起動
アドレス値２は「1040」とし、内蔵ROM３を無
効にすることなく使用できるようにしている。
第３図は第２図の概要図に対する具体的な実施
例であり、３０は内蔵ROM３及びその周辺回路
からなる１チツプマイクロコンピユータの一部分
を示し、１はプログラム起動アドレス値、１ａは
内蔵ROM３のメモリーを示すように設定された
プログラム起動アドレス値「0000」、１ｂは外部
プログラムメモリー４内のメモリーを示すように
設定されたプログラム起動アドレス値「1000」、
２はインタラプトプログラム起動アドレス値、２
ａは内蔵ROM３内のメモリーを示すように設定
されたインタラプトプログラム起動アドレス値
「0040」、２ｂは外部プログラムメモリー４内のメ
モリーを示すように設定されたインタラプトプロ
グラム起動アドレス値「1040」、３は内蔵ROM、
４は外部プログラムメモリー、５はプログラム起
動アドレス値およびインタラプトプログラム起動
アドレス値変更手段、６は変更制御信号発生手
段、７は変更制御信号、８はプログラムカウンタ
（以下PCという）、９はPC入力バス、１０はPC
出力バス、１１はPCデコーダ、１２はインスト
ラクシヨンバス、１３，１４，１５，１６は論理
積ゲート（以下ANDゲートという）、１７，１８
はインバータ、１９は論理和ゲート（以下ORゲ
ートという）、２０，２１，２２，２３は出力バ
ツフア、２４はリセツト信号、２５はインタラプ
ト信号、２６はPCラツチ信号、２７はプログラ
ムメモリー選択信号、２８はスイツチ、２９はプ
ルアツプ抵抗である。
例であり、３０は内蔵ROM３及びその周辺回路
からなる１チツプマイクロコンピユータの一部分
を示し、１はプログラム起動アドレス値、１ａは
内蔵ROM３のメモリーを示すように設定された
プログラム起動アドレス値「0000」、１ｂは外部
プログラムメモリー４内のメモリーを示すように
設定されたプログラム起動アドレス値「1000」、
２はインタラプトプログラム起動アドレス値、２
ａは内蔵ROM３内のメモリーを示すように設定
されたインタラプトプログラム起動アドレス値
「0040」、２ｂは外部プログラムメモリー４内のメ
モリーを示すように設定されたインタラプトプロ
グラム起動アドレス値「1040」、３は内蔵ROM、
４は外部プログラムメモリー、５はプログラム起
動アドレス値およびインタラプトプログラム起動
アドレス値変更手段、６は変更制御信号発生手
段、７は変更制御信号、８はプログラムカウンタ
（以下PCという）、９はPC入力バス、１０はPC
出力バス、１１はPCデコーダ、１２はインスト
ラクシヨンバス、１３，１４，１５，１６は論理
積ゲート（以下ANDゲートという）、１７，１８
はインバータ、１９は論理和ゲート（以下ORゲ
ートという）、２０，２１，２２，２３は出力バ
ツフア、２４はリセツト信号、２５はインタラプ
ト信号、２６はPCラツチ信号、２７はプログラ
ムメモリー選択信号、２８はスイツチ、２９はプ
ルアツプ抵抗である。
はじめにプログラム起動アドレス値１およびイ
ンタラプトプログラム起動アドレス値２が内蔵
ROM３内に設定される状態を説明する。変更制
御信号発生手段６のスイツチ２８を閉じるとプル
アツプ抵抗によつて論理“１”（以下“１”とい
う）となつていた変更制御信号７は論理“０”
（以下“０”という）になる。これによりANDゲ
ート１３および１５の出力は“０”に固定され
る。インバータ１７の出力は“１”となりAND
ゲート１４および１６の出力はそれぞれリセツト
信号２４およびインタラプト信号２５の論理値と
なる。いまリセツト信号２４が“１”になると
ANDゲート１４の出力は“１”となり出力バツ
フア２０を出力状態にし、プログラム起動アドレ
ス値１ａをPC入力バス９に出力する。リセツト
信号２４はまたORゲート１９に接続されており
PCラツチ信号２６を“１”にする。PCラツチ信
号２６が“１”になるとPC８はPC入力バス９を
ラツチするのでPC入力バス９に出力されている
プログラム起動アドレス値１ａがPC８に取り込
まれPC出力バス１０に出力される。PC出力バス
１０は内蔵ROM３、外部プログラムメモリー４
およびPCデコーダー１１に接続されている。PC
デコーダー１１はPC出力バス１０の値をデコー
ドしてプログラムメモリー選択信号２７を出力す
る。
ンタラプトプログラム起動アドレス値２が内蔵
ROM３内に設定される状態を説明する。変更制
御信号発生手段６のスイツチ２８を閉じるとプル
アツプ抵抗によつて論理“１”（以下“１”とい
う）となつていた変更制御信号７は論理“０”
（以下“０”という）になる。これによりANDゲ
ート１３および１５の出力は“０”に固定され
る。インバータ１７の出力は“１”となりAND
ゲート１４および１６の出力はそれぞれリセツト
信号２４およびインタラプト信号２５の論理値と
なる。いまリセツト信号２４が“１”になると
ANDゲート１４の出力は“１”となり出力バツ
フア２０を出力状態にし、プログラム起動アドレ
ス値１ａをPC入力バス９に出力する。リセツト
信号２４はまたORゲート１９に接続されており
PCラツチ信号２６を“１”にする。PCラツチ信
号２６が“１”になるとPC８はPC入力バス９を
ラツチするのでPC入力バス９に出力されている
プログラム起動アドレス値１ａがPC８に取り込
まれPC出力バス１０に出力される。PC出力バス
１０は内蔵ROM３、外部プログラムメモリー４
およびPCデコーダー１１に接続されている。PC
デコーダー１１はPC出力バス１０の値をデコー
ドしてプログラムメモリー選択信号２７を出力す
る。
この実施例ではPC出力バスに「0000」から
「0FFF」の値があればプログラムメモリー選択
信号２７は内蔵ROM３を選択するように“１”
となり、「1000」から「FFFF」の値があれば外
部プログラムメモリー４を選択するように“０”
となる。現在PC出力バス１０の値は「0000」で
あるからプログラムメモリー選択信号２７は内蔵
ROM３を選択しており、内蔵ROM３はPC出力
バス１０の値に従つて「0000」番地のメモリー内
容をインストラクシヨンバス１２に出力する。こ
の時外部プログラムメモリー４はインバータ１８
を通つたプログラムメモリー選択信号２７を与え
られている為非選択状態にある。
「0FFF」の値があればプログラムメモリー選択
信号２７は内蔵ROM３を選択するように“１”
となり、「1000」から「FFFF」の値があれば外
部プログラムメモリー４を選択するように“０”
となる。現在PC出力バス１０の値は「0000」で
あるからプログラムメモリー選択信号２７は内蔵
ROM３を選択しており、内蔵ROM３はPC出力
バス１０の値に従つて「0000」番地のメモリー内
容をインストラクシヨンバス１２に出力する。こ
の時外部プログラムメモリー４はインバータ１８
を通つたプログラムメモリー選択信号２７を与え
られている為非選択状態にある。
次にスイツチ２８を閉じたままでインタラプト
信号２５が“１”になつた場合を考える。インタ
ラプト信号２５が“１”になるとANDゲート１
６の出力は“１”となり出力バツフア２２を出力
状態にし、インタラプトプログラム起動アドレス
値２ａをPC入力バス９に出力する。インタラプ
ト信号２５はまたORゲート１９に接続されてお
りPCラツチ信号２６を“１”にする。以下リセ
ツト信号の時と同様にして内蔵ROM３の
「0040」番地のメモリー内容をインストラクシヨ
ンバス１２に出力する。
信号２５が“１”になつた場合を考える。インタ
ラプト信号２５が“１”になるとANDゲート１
６の出力は“１”となり出力バツフア２２を出力
状態にし、インタラプトプログラム起動アドレス
値２ａをPC入力バス９に出力する。インタラプ
ト信号２５はまたORゲート１９に接続されてお
りPCラツチ信号２６を“１”にする。以下リセ
ツト信号の時と同様にして内蔵ROM３の
「0040」番地のメモリー内容をインストラクシヨ
ンバス１２に出力する。
次にプログラム起動アドレス値１およびインタ
ラプトプログラム起動アドレス値２が外部プログ
ラムメモリー４内に設定される状態を説明する。
変更制御信号発生手段６のスイツチ２８を開くと
変更制御信号７はプルアツプ抵抗２９により
“１”になる。これによりインバータ１７の出力
は“０”になつてANDゲート１４および１６の
出力は“０”に固定される。変更制御信号７が
“１”であることからANDゲート１３および１５
の出力はそれぞれリセツト信号２４およびインタ
ラプト信号２５の論理値となる。いまリセツト信
号２４が“１”になるとANDゲート１３の出力
は“１”となり出力バツフア２１を出力状態に
し、プログラム起動アドレス値１ｂをPC入力バ
ス９に出力する。リセツト信号２４はまたPCラ
ツチ信号２６を“１”にしてPC８にプログラム
起動アドレス値１ｂをラツチさせる。PC８にラ
ツチされたプログラム起動アドレス値１ｂはPC
出力バス１０に出力され、PCデコーダ１１はそ
の値をデコードしてプログラムメモリー選択信号
２７を出力する。この場合プログラム起動アドレ
ス値１ｂは「1000」であるから前述のようにプロ
グラムメモリー選択信号２７は“０”となりイン
バータ１８の出力が“１”となることによつて外
部プログラムメモリー４が選択される。外部プロ
グラムメモリー４はPC出力バス１０の値に従つ
て「1000」番地のメモリー内容をインストラクシ
ヨンバス１２に出力する。この時内蔵プログラム
は非選択状態にある。
ラプトプログラム起動アドレス値２が外部プログ
ラムメモリー４内に設定される状態を説明する。
変更制御信号発生手段６のスイツチ２８を開くと
変更制御信号７はプルアツプ抵抗２９により
“１”になる。これによりインバータ１７の出力
は“０”になつてANDゲート１４および１６の
出力は“０”に固定される。変更制御信号７が
“１”であることからANDゲート１３および１５
の出力はそれぞれリセツト信号２４およびインタ
ラプト信号２５の論理値となる。いまリセツト信
号２４が“１”になるとANDゲート１３の出力
は“１”となり出力バツフア２１を出力状態に
し、プログラム起動アドレス値１ｂをPC入力バ
ス９に出力する。リセツト信号２４はまたPCラ
ツチ信号２６を“１”にしてPC８にプログラム
起動アドレス値１ｂをラツチさせる。PC８にラ
ツチされたプログラム起動アドレス値１ｂはPC
出力バス１０に出力され、PCデコーダ１１はそ
の値をデコードしてプログラムメモリー選択信号
２７を出力する。この場合プログラム起動アドレ
ス値１ｂは「1000」であるから前述のようにプロ
グラムメモリー選択信号２７は“０”となりイン
バータ１８の出力が“１”となることによつて外
部プログラムメモリー４が選択される。外部プロ
グラムメモリー４はPC出力バス１０の値に従つ
て「1000」番地のメモリー内容をインストラクシ
ヨンバス１２に出力する。この時内蔵プログラム
は非選択状態にある。
次にスイツチ２８を開いたままでインタラプト
信号２５が“１”になつた場合を考える。インタ
ラプト信号２５が“１”になるとANDゲート１
５の出力は“１”となり出力バツフア２３を出力
状態にし、インタラプトプログラム起動アドレス
値２ｂをPC入力バス９に出力する。インタラプ
ト信号２５はまたPCラツチ信号２６を“１”に
してPC８にインタラプトプログラム起動アドレ
ス値２ｂをラツチさせPC出力バス１０に出力さ
せる。PCデコーダ１１はインタラプトプログラ
ム起動アドレス値２ｂの値「1040」をデコードし
てプログラムメモリー選択信号２７を“０”にす
る。これによつて外部プログラムメモリー４は
「1040」番地のメモリー内容をインストラクシヨ
ンバス１２に出力する。
信号２５が“１”になつた場合を考える。インタ
ラプト信号２５が“１”になるとANDゲート１
５の出力は“１”となり出力バツフア２３を出力
状態にし、インタラプトプログラム起動アドレス
値２ｂをPC入力バス９に出力する。インタラプ
ト信号２５はまたPCラツチ信号２６を“１”に
してPC８にインタラプトプログラム起動アドレ
ス値２ｂをラツチさせPC出力バス１０に出力さ
せる。PCデコーダ１１はインタラプトプログラ
ム起動アドレス値２ｂの値「1040」をデコードし
てプログラムメモリー選択信号２７を“０”にす
る。これによつて外部プログラムメモリー４は
「1040」番地のメモリー内容をインストラクシヨ
ンバス１２に出力する。
以上の実施例において内蔵ROM３はPC８のア
ドレス値によつて選択又は非選択状態を定められ
ており、内蔵ROM３の中にあるプログラムを実
行する事は変更制御信号７の論理値にかかわらず
可能となつている。
ドレス値によつて選択又は非選択状態を定められ
ており、内蔵ROM３の中にあるプログラムを実
行する事は変更制御信号７の論理値にかかわらず
可能となつている。
第３図の実施例において、スイツチ２８はチツ
プ上のパターンによる等価的なスイツチでもよい
し、変更制御信号発生手段６はプログラムによる
セツト、リセツトが可能なフリツプフロツプでも
よい。またインタラプトプログラム起動アドレス
２を複数用意したい時には、インタラプトプログ
ラム起動アドレス２ａ，２ｂ，ANDゲート１５，
１６および出力バツフア２２，２３を１組として
これを増してやれば良い。
プ上のパターンによる等価的なスイツチでもよい
し、変更制御信号発生手段６はプログラムによる
セツト、リセツトが可能なフリツプフロツプでも
よい。またインタラプトプログラム起動アドレス
２を複数用意したい時には、インタラプトプログ
ラム起動アドレス２ａ，２ｂ，ANDゲート１５，
１６および出力バツフア２２，２３を１組として
これを増してやれば良い。
以上の様に本発明ではプログラム起動アドレス
値およびインタラプトプログラム起動アドレス値
が内蔵ROM又は外部プログラムメモリーのどち
らの範囲内にあつても内蔵ROM内のプログラム
を実行することができる。
値およびインタラプトプログラム起動アドレス値
が内蔵ROM又は外部プログラムメモリーのどち
らの範囲内にあつても内蔵ROM内のプログラム
を実行することができる。
すなわち、外部プログラムメモリーから起動し
ても内蔵ROM内のプログラムを実行できるとい
うことであり、例えば内蔵ROM内に各種のアプ
リケーシヨンで共通に使われるようなプログラム
をサブルーチン化して書き込んだチツプがあれば
そのチツプを多くのユーザーが共通に使うことが
できるということである。
ても内蔵ROM内のプログラムを実行できるとい
うことであり、例えば内蔵ROM内に各種のアプ
リケーシヨンで共通に使われるようなプログラム
をサブルーチン化して書き込んだチツプがあれば
そのチツプを多くのユーザーが共通に使うことが
できるということである。
この場合、ユーザーは独自に開発したプログラ
ムを外部プログラムメモリーに書き込むが、この
際内蔵ROM内のプログラムを利用できることか
ら既存の複数チツプで構成するマイクロコンピユ
ータと比較してプログラム開発工数の節約と外部
プログラムメモリーの節約の効果が期待できる。
また、このようなチツプはメーカーから見た時、
ROMマスク費用の１個当りの換算費用を小さく
見積ることができ、このことは既存の１チツプマ
イクロコンピユータで存在した少量使用ユーザー
へのコストデメリツトを解消することにつなが
る。すなわち、既存の１チツプマイクロコンピユ
ータに存在している少量使用ユーザーへの不適当
性は本発明によつて解消することができる。この
ことにより、大量使用ユーザーから少量使用ユー
ザーにわたるまで本発明による１チツプマイクロ
コンピユータが使用されるようになればソフトウ
エアの蓄積効果（プログラムの蓄積、人的能力の
蓄積等）および開発システムの標準化等により、
ソフトウエア開発費用を軽減できるという効果も
生じる。
ムを外部プログラムメモリーに書き込むが、この
際内蔵ROM内のプログラムを利用できることか
ら既存の複数チツプで構成するマイクロコンピユ
ータと比較してプログラム開発工数の節約と外部
プログラムメモリーの節約の効果が期待できる。
また、このようなチツプはメーカーから見た時、
ROMマスク費用の１個当りの換算費用を小さく
見積ることができ、このことは既存の１チツプマ
イクロコンピユータで存在した少量使用ユーザー
へのコストデメリツトを解消することにつなが
る。すなわち、既存の１チツプマイクロコンピユ
ータに存在している少量使用ユーザーへの不適当
性は本発明によつて解消することができる。この
ことにより、大量使用ユーザーから少量使用ユー
ザーにわたるまで本発明による１チツプマイクロ
コンピユータが使用されるようになればソフトウ
エアの蓄積効果（プログラムの蓄積、人的能力の
蓄積等）および開発システムの標準化等により、
ソフトウエア開発費用を軽減できるという効果も
生じる。
また、本発明はリセツト後、インタラプト時に
プログラム起動アドレス値を選択的に変更するこ
とにより、内部プログラムメモリーのような固定
的なプログラム格納エリアでの起動シーケンスを
外部プログラムメモリーのような可変的なプログ
ラム格納エリアへ持つていくことができるので、
つまりイニシヤル後の初期化や割り込みに対応す
るルーチン等、システムの性格、働きを決定する
重要な部分を可変的エリアに格納することもでき
るので、システムの変更が容易にできる効果があ
る。
プログラム起動アドレス値を選択的に変更するこ
とにより、内部プログラムメモリーのような固定
的なプログラム格納エリアでの起動シーケンスを
外部プログラムメモリーのような可変的なプログ
ラム格納エリアへ持つていくことができるので、
つまりイニシヤル後の初期化や割り込みに対応す
るルーチン等、システムの性格、働きを決定する
重要な部分を可変的エリアに格納することもでき
るので、システムの変更が容易にできる効果があ
る。
さらに、例えばチツプ内蔵の内部のプログラム
メモリーにサブルーチンセツトとかOSの主要な
ソフトを入れておけば、BIOSやその他の製品毎
に特徴付ける必要のあるソフトを外部プログラム
メモリーに入れることにより種々の製品を作るこ
ともできる。この際、共通ソフトを内蔵した１チ
ツプマイクロコンピユータを用意することにより
大幅なコストダウンが達成できるものである。
メモリーにサブルーチンセツトとかOSの主要な
ソフトを入れておけば、BIOSやその他の製品毎
に特徴付ける必要のあるソフトを外部プログラム
メモリーに入れることにより種々の製品を作るこ
ともできる。この際、共通ソフトを内蔵した１チ
ツプマイクロコンピユータを用意することにより
大幅なコストダウンが達成できるものである。
上記の説明では、内蔵ROMをメーカーが用意
する場合を述べたが、数種類の製品を取扱うユー
ザーの場合、それぞれで使用するプログラムを共
通化してユーザーの側から標準プログラム内蔵の
１チツプマイクロコンピユータを作つてもよいわ
けであり、ユーザーのフアームウエアがチツプ上
に固定されるということが言える。
する場合を述べたが、数種類の製品を取扱うユー
ザーの場合、それぞれで使用するプログラムを共
通化してユーザーの側から標準プログラム内蔵の
１チツプマイクロコンピユータを作つてもよいわ
けであり、ユーザーのフアームウエアがチツプ上
に固定されるということが言える。
第１図イ，ロは従来のプログラム起動アドレス
値およびインタラプトプログラム起動アドレス値
の内蔵ROMと外部プログラムメモリーとの変更
に関する概要図、第２図イ，ロは本発明のプログ
ラム起動アドレス値およびインタラプトプログラ
ム起動アドレス値の内蔵ROMと外部プログラム
メモリーとの変更に関する概要図、第３図は本発
明の実例を示す図である。 １はプログラム起動アドレス値、２はインタラ
プトプログラム起動アドレス値、３は内蔵
ROM、４は外部プログラムメモリー、５はプロ
グラム起動アドレス値およびインタラプトプログ
ラム起動アドレス値変更手段、６は変更制御信号
発生手段、７は変更制御信号である。
値およびインタラプトプログラム起動アドレス値
の内蔵ROMと外部プログラムメモリーとの変更
に関する概要図、第２図イ，ロは本発明のプログ
ラム起動アドレス値およびインタラプトプログラ
ム起動アドレス値の内蔵ROMと外部プログラム
メモリーとの変更に関する概要図、第３図は本発
明の実例を示す図である。 １はプログラム起動アドレス値、２はインタラ
プトプログラム起動アドレス値、３は内蔵
ROM、４は外部プログラムメモリー、５はプロ
グラム起動アドレス値およびインタラプトプログ
ラム起動アドレス値変更手段、６は変更制御信号
発生手段、７は変更制御信号である。
Claims (1)
- １ リードオンリーメモリーを内部プログラムメ
モリーとしてチツプに内蔵した１チツプマイクロ
コンピユータにおいて、前記内部プログラムメモ
リー内の第１アドレスを示す内部プログラム起動
アドレス値及び前記チツプとは別に設けられる外
部プログラムメモリー内の第２アドレスを示す外
部プログラム起動アドレス値が設定されているプ
ログラム起動アドレス値設定手段、前記内部プロ
グラムメモリー内の第３アドレスを示す内部イン
タラプトプログラム起動アドレス値及び前記外部
プログラムメモリー内の第４アドレスを示す外部
インタラプトプログラム起動アドレス値が設定さ
れているインタラプトプログラム起動アドレス値
設定手段、リセツト信号の入力を条件とし、かつ
アドレス値の変更制御信号発生手段から出力され
る変更制御信号に応じて前記内部プログラム起動
アドレス値と前記外部プログラム起動アドレス値
とのうちどちらか一方のプログラム起動アドレス
値を出力する第１出力バツフア、インタラプト信
号の入力を条件とし、かつ前記変更制御信号に応
じて前記内部インタラプトプログラム起動アドレ
ス値と前記外部インタラプトプログラム起動アド
レス値とのうちどちらか一方のインタラプトプロ
グラム起動アドレス値を出力する第２出力バツフ
ア、前記第１出力バツフアから出力される前記プ
ログラム起動アドレス値及び前記第２出力バツフ
アから出力される前記インタラプトプログラム起
動アドレス値に基づいて前記内部プログラムメモ
リーと前記外部プログラムメモリーとのうちどち
らか一方を選択するプログラムメモリー選択手段
を有することを特徴とする１チツプマイクロコン
ピユータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55146510A JPS5771049A (en) | 1980-10-20 | 1980-10-20 | One-chip microcomputer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55146510A JPS5771049A (en) | 1980-10-20 | 1980-10-20 | One-chip microcomputer |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63324565A Division JPH0256025A (ja) | 1988-12-22 | 1988-12-22 | １チップマイクロコンピュータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5771049A JPS5771049A (en) | 1982-05-01 |
| JPH0155497B2 true JPH0155497B2 (ja) | 1989-11-24 |
Family
ID=15409257
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55146510A Granted JPS5771049A (en) | 1980-10-20 | 1980-10-20 | One-chip microcomputer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5771049A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5965356A (ja) * | 1982-10-05 | 1984-04-13 | Nec Corp | シングル・チツプ・マイクロコンピユ−タ |
| US4649471A (en) * | 1983-03-01 | 1987-03-10 | Thomson Components-Mostek Corporation | Address-controlled automatic bus arbitration and address modification |
| EP0117837B1 (en) * | 1983-03-01 | 1990-03-21 | STMicroelectronics, Inc. | User programmable bus configuration for microcomputers |
| JPS59216263A (ja) * | 1983-05-24 | 1984-12-06 | Matsushita Electric Ind Co Ltd | マイコンの外部ｒｏｍ拡張制御回路 |
| JPH0769791B2 (ja) * | 1988-12-21 | 1995-07-31 | 三菱電機株式会社 | マイクロプロセッサ |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5194731A (ja) * | 1975-02-18 | 1976-08-19 |
-
1980
- 1980-10-20 JP JP55146510A patent/JPS5771049A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5771049A (en) | 1982-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0315275B1 (en) | Flexible asic microcomputer | |
| JPH0221018B2 (ja) | ||
| JP4226085B2 (ja) | マイクロプロセッサ及びマルチプロセッサシステム | |
| JPH0519738B2 (ja) | ||
| JPS6322336B2 (ja) | ||
| JPS6313223B2 (ja) | ||
| EP0599012A2 (en) | Extensible central processing unit | |
| US5274791A (en) | Microprocessor with OEM mode for power management with input/output intiated selection of special address space | |
| JPH0155497B2 (ja) | ||
| US5606715A (en) | Flexible reset configuration of a data processing system and method therefor | |
| JP2621894B2 (ja) | マイクロコンピュータ | |
| JPH0567969B2 (ja) | ||
| US5826059A (en) | Microcomputer for emulation | |
| JP2731618B2 (ja) | エミュレータ | |
| JP2597409B2 (ja) | マイクロコンピュータ | |
| JPH06103106A (ja) | プログラムデバッグ装置 | |
| JP3547012B2 (ja) | マイクロコンピュータ | |
| JP3283505B2 (ja) | マイクロコンピュータ | |
| JPH04280334A (ja) | ワンチップマイクロコンピュータ | |
| WO2000062162A2 (en) | Method and system for updating user memory in emulator systems | |
| JP3006487B2 (ja) | エミュレーション装置 | |
| JP2768677B2 (ja) | シングルチップマイクロコンピュータのテスト制御回路 | |
| JP2003296130A (ja) | マイクロコンピュータ | |
| JPH0776896B2 (ja) | 集積回路 | |
| JPH0683986A (ja) | シングルチップ・マイクロコンピュータ |