JPH0567969B2 - - Google Patents

Info

Publication number
JPH0567969B2
JPH0567969B2 JP63324565A JP32456588A JPH0567969B2 JP H0567969 B2 JPH0567969 B2 JP H0567969B2 JP 63324565 A JP63324565 A JP 63324565A JP 32456588 A JP32456588 A JP 32456588A JP H0567969 B2 JPH0567969 B2 JP H0567969B2
Authority
JP
Japan
Prior art keywords
address
program
interrupt
memory
address value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63324565A
Other languages
English (en)
Other versions
JPH0256025A (ja
Inventor
Kimihisa Sasazaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP63324565A priority Critical patent/JPH0256025A/ja
Publication of JPH0256025A publication Critical patent/JPH0256025A/ja
Publication of JPH0567969B2 publication Critical patent/JPH0567969B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Stored Programmes (AREA)
  • Microcomputers (AREA)

Description

【発明の詳細な説明】 本発明は1チツプマイクロコンピユータに関す
る。
従来、プログラムメモリーとしてリードオンリ
ーメモリ(以下ROMという)をチツプに内蔵し
た1チツプマイクロコンピユータにおいては、プ
ログラム起動アドレス値およびインタラプトプロ
グラム起動アドレス値は固定されており、内蔵
ROM内からしか起動できないものや、起動操作
前に切換入力端子をセツトすることにより、内蔵
ROMを無効にし、外部プログラムメモリーを内
蔵ROMのアドレス範囲におきかえて起動する例
がある。第1図は従来例の概要図であり、プログ
ラム起動アドレス値1およびインタラプトプログ
ラム起動アドレス値2はそれぞれ16進数で
「0000」および「0040」をとり、イでは内蔵
ROM3から起動し、ロでは内蔵ROM3が無効
となりそれぞれ起動アドレス値は外部プログラム
メモリー4を示すようになり、起動は外部プログ
ラムメモリー4からおこることになる。
一般にROMを内蔵した1チツプマイクロコン
ピユータは、ROMを内蔵しないマイクロコンピ
ユータと比較して、ユーザーの立場から見た時の
コストが下がるというメリツトがあると言われ
る。しかし、このことは1チツプマイクロコンピ
ユータの内蔵ROMに個別ユーザーのプログラム
を書き込む為に必要なROMマスク費用が、1個
あたりの費用として充分安くなる程度に1種類の
プログラムを書き込んだ1チツプマイクロコンピ
ユータを大量使用する場合に言えることであり、
少量しか使用する見込みのないユーザーにとつて
はROMマスク費用が1個あたりに換算すると高
くなりすぎて1チツプマイクロコンピユータを使
用できなくなる。少量使用ユーザーにとつて、従
来例のうち内蔵ROM内からしか起動できないも
のはROMマスク費用が必要なことからコスト高
になり、外部プログラムメモリーから起動できる
ものであつても内蔵ROMを全く使用しないとい
うROMマスクを特注する必要が生じる。外部プ
ログラムメモリーから起動できるものについて
は、メーカーが内蔵ROMを無効にしたものを供
給し、ユーザーがROMマスク費用を負担しなく
てもよいという場合も考えられるが、この場合に
は一般のマイクロコンピユータと同様に複数のチ
ツプで製品が構成される事になり、1チツプマイ
クロコンピユータである為に生じていたメリツト
が失われてしまつている。
以上のように従来の1チツプマイクロコンピユ
ータは少量使用ユーザーに対する不適合性を有し
ており、その為に大量生産する製品には1チツプ
マイクロコンピユータを、少量生産しかしない製
品には複数チツプ構成のマイクロコンピユータを
というような使いわけが行われ、それぞれ別々の
ソフトウエア開発を行う必要が生じていた。
本発明は従来の1チツプマイクロコンピユータ
の持つ、少量使用ユーザーに対する不適合性とい
う欠点をなくし、大量生産製品から少量生産製品
まで同一のマイクロコンピユータを用いることに
よつてソフトウエア開発費用を軽減できる1チツ
プマイクロコンピユータを提供することを目的と
する。
以下実施例に基づいて本発明を詳しく説明す
る。
第2図は本発明の一実施例の概要図であり、1
は16進数で表わされたプログラム起動アドレス
値、2は16進数で表わされたインタラプトプログ
ラム起動アドレス値、3は内蔵ROM、4は外部
プログラムメモリーである。
以後アドレス値は16進数で表わし、内蔵ROM
3が割当られたアドレス範囲(第第1のアドレス
エリア)を「0000」番地から「0FFF」番地まで
とし、外部プログラムメモリー4が割当られたア
ドレス範囲(第2のアドレスエリア)を「1000」
番地から「FFFF」番地までとする。
第2図のイでは内蔵ROM3から起動するよう
にプログラム起動アドレス値1は「0000」、イン
タラプトプログラム起動アドレス値2は「0040」
としている。第2図のロでは外部プログラムメモ
リー4から起動するようにプログラム起動アドレ
ス値1は「1000」、インタラプトプログラム起動
アドレス値2は「1040」とし、内蔵ROM3を無
効にすることなく使用できるようにしている。
第3図は第2図の概要図に対する具体的な実施
例であり、30は内蔵ROM3及びその周辺回路
からなる1チツプマイクロコンピユータの一部分
を示し、1はプログラム起動アドレス値、1aは
内蔵ROM3内のメモリーを示すように設定され
たプログラム起動アドレス値(「0000」)、1bは
外部プログラムメモリー4内のメモリーを示すよ
うに設定されたプログラム起動アドレス値
(「1000」)、2はインタラプトプログラム起動アド
レス値、2aは内蔵ROM3内のメモリーを示す
ように設定されたインタラプトプログラム起動ア
ドレス値(「0040」)、2bは外部プログラムメモ
リー4内のメモリー示すように設定されたインタ
ラプトプログラム起動アドレス値(「1040」)、3
は内蔵ROM、4は外部プログラムメモリー、5
はプログラム起動アドレス値およびインタラプト
プログラム起動アドレス値変更手段、6は変更制
御信号発生手段、7は変更制御信号、8はプログ
ラムカウンタ(以下PCという)、9はPC入力バ
ス、10はPC出力バス、11はPCデコーダー、
12はインストラクシヨンバス、13,14,1
5,16は論理積ゲート(以下ANDゲートとい
う)、17,18はインバーター、19は論理和
ゲート(以下ORゲートという)、20,21,
22,23は出力バツフア、24はリセツト信
号、25はインタラプト信号、26はPCラツチ
信号、27はプログラムメモリー選択信号、28
はスイツチ、29はプルアツプ抵抗である。
はじめにプログラム起動アドレス値1およびイ
ンタラプトプログラム起動アドレス値2が内蔵
ROM3内に設定される状態を説明する。変更制
御信号発生手段6のスイツチ28を閉じるとプル
アツプ抵抗によつて論理“1”(以下“1”とい
う)となつていた変更制御信号7は論理“0”
(以下“0”という)になる。これによりANDゲ
ート13および15の出力は“0”に固定され
る。インバーター17の出力は“1”となり
ANDゲート14および16の出力はそれぞれリ
セツト信号24およびインタラプト信号25の論
理値となる。いまリセツト信号24が“1”にな
るとANDゲート14の出力は“1”となり出力
バツフア20を出力状態にし、プログラム起動ア
ドレス値1aをPC入力バス9に出力する。リセ
ツト信号24またはORゲート19に接続されて
おりPCラツチ信号26を“1”にする。PCラツ
チ信号26が“1”になるとPC8はPC入力バス
9をラツチするのでPC入力バス9に出力されて
いるプログラム起動アドレス値1aがPC8に取
り込まれPC出力バス10に出力される。リセツ
ト解除後(起動後)は通常のマイクロコンピユー
タ同様、内部あるいは外部プログラムメモリーの
命令実行に応じて発生されるアドレス値がPC8
に逐次取り込まれてPC出力バス10に出力され
る。PC出力バス10は内蔵ROM3、外部プログ
ラムメモリー4およびPCデコーダー11に接続
されている。PCデコーダー11はPC出力バス1
0の値をデコードしてプログラムメモリー選択信
号27を出力する。
この実施例ではPC出力バスに「0000」から
「0FFF」の値があればプログラムメモリー選択
信号27は内蔵ROM3を選択するように“1”
となり、「1000」から「FFFF」の値があれば外
部プログラムメモリー4を選択するように“0”
となる。現在PC出力バス10の値は「0000」で
あるからプログラムメモリー選択信号27は内蔵
ROM3を選択しており、内蔵ROM3はPC出力
バス10の値に従つて、「0000」番地のメモリー
内容をインストラクシヨンバス12に出力する。
この時外部プログラムメモリー4はインバーター
18を通つたメモリー選択信号27を与えられて
いる為非選択状態にある。
次にスイツチ28を閉じたままでインタラプト
信号25が“1”になつた場合を考える。インタ
ラプト信号25が“1”になるとANDゲート1
6の出力は“1”となり出力バツフア22を出力
状態にし、インタラプトプログラム起動アドレス
値2aをPC入力バス9に出力する。インタラプ
ト信号25はまたORゲート19に接続されてお
りPCラツチ信号26を“1”にする。以下リセ
ツト信号の時と同様にして内蔵ROM3の
「0040」番地のメモリー内容をインストラクシヨ
ンバス12に出力する。
次にプログラム起動アドレス値1およびインタ
ラプトプログラム起動アドレス値2が外部プログ
ラムメモリー4内に設定される状態を説明する。
変更制御信号発生手段6のスイツチ28を開くと
変更制御信号7はプルアツプ抵抗29により
“1”になる。これによりインバーター17の出
力は“0”になつてANDゲート14および16
の出力は“0”に固定される。変更制御信号7が
“1”であることからANDゲート13および15
の出力はそれぞれリセツト信号24およびインタ
ラプト信号25の論理値となる。いまリセツト信
号24が“1”になるとANDゲート13の出力
は“1”となり出力バツフア21を出力状態に
し、プログラム起動アドレス値1bをPC入力バ
ス9に出力する。リセツト信号24はまたPCラ
ツチ信号26を“1”にしてPC8にプログラム
起動アドレス値1bをラツチさせる。PC8にラ
ツチされたプログラム起動アドレス値1bはPC
出力バス10に出力され、PCデコーダー11は
その値をデコードしてプログラムメモリー選択信
号27を出力する。この場合プログラム起動アド
レス値1bは「1000」であるから前述のようにプ
ログラムメモリー選択信号27は“0”となりイ
ンバーター18の出力が“1”となることによつ
て外部プログラムメモリー4が選択される。外部
プログラムメモリー4はPC出力バス10の値に
従つて「1000」番地のメモリー内容をインストラ
クシヨンバス12に出力される。この時内蔵プロ
グラムは非選択状態にある。
次にスイツチ28を開いたままでインタラプト
信号25が“1”になつた場合を考える。インタ
ラプト信号25が“1”になるとANDゲート1
5の出力は“1”となり出力バツフア23を出力
状態にし、インタラプトプログラム起動アドレス
値2bをPC入力バス9に出力する。インタラプ
ト信号25はまたPCラツチ信号26を“1”に
してPC8にインタラプトプログラム起動アドレ
ス値2bをラツチさせPC出力バス10に出力さ
せるPCデコーダー11はインタラプトプログラ
ム起動アドレス値2bの値「1040」をデコードし
てプログラムメモリー選択信号27を“0”にす
る。これによつて外部プログラムメモリー4は
「1040」番地のメモリー内容をインストラクシヨ
ンバス12に出力する。
以上の実施例において内蔵ROM3はPC8のア
ドレス値によつて選択又は非選択状態を定められ
ており、内蔵ROM3の中にあるプログラムを実
行する事は変更制御信号7の論理値にかかわらず
可能となつている。
第3図の実施例において、スイツチ28はチツ
プ上のパターンによる等価的なスイツチでもよい
し、変更制御信号発生手段6はプログラムによる
セツト、リセツトが可能なフリツプフロツプでも
よい。またインタラプトプログラム起動アドレス
2を複数用意したい時には、インタラプトプログ
ラム起動アドレス2a,2b、ANDゲート15,
16および出力バツフア22,23を1組として
これを増してやれば良い。
以上の様に本発明ではプログラム起動アドレス
値およびインタラプトプログラム起動アドレス値
が内蔵ROM又は外部プログラムメモリーのどち
らの範囲内にあつても内蔵ROM内のプログラム
を実行することができる。
すなわち、外部プログラムメモリーから起動し
ても内蔵ROM内のプログラムを実行できるとい
うことであり、例えば内蔵ROM内に各種のアプ
リケーシヨンで共通に使われるようなプログラム
をサブルーチン化して書き込んだチツプがあれば
そのチツプを多くのユーザーが共通に使うことが
できるということである。
この場合、ユーザーは独自に開発したプログラ
ムを外部プログラムメモリーに書き込むが、この
際内蔵ROM内のプログラムを利用できることか
ら既存の複数チツプで構成するマイクロコンピユ
ータと比較してプログラム開発工数の節約と外部
プログラムメモリーの節約の効果が期待できる。
また、このようなチツプはメーカーから見た時、
ROMマスク費用の1個当たりの換算費用を小さ
く見積ることができ、このことは既存の1チツプ
マイクロコンピユータで存在した少量使用ユーザ
ーへのコストデメリツトを解消することにつなが
る。すなわち、既存の1チツプマイクロコンピユ
ータに存在している少量使用ユーザーへの不適当
性は本発明によつて解消することができる。この
ことにより、大量使用ユーザーから少量使用ユー
ザーにわたるまで本発明による1チツプマイクロ
コンピユータが使用されるようになればソフトウ
エアの蓄積効果(プログラムの蓄積、人的能力の
蓄積等)および開発システムの標準化等により、
ソフトウエア開発費用を軽減できるという効果も
生じる。
また、本発明はリセツト後、インタラプト時に
プログラム起動アドレス値を選択時に変更するこ
とにより、内部プログラムメモリーのような固定
的なプログラム格納エリアでの起動シーケンスを
外部プログラムメモリーのような可変的なプログ
ラム格納エリアへ持つていくことができるので、
つまりイニシヤル後の初期化や割り込みに対応す
るルーチン等、システムの性格、働きを決定する
重要な部分を可変的エリアに格納することもでき
るので、システムの変更が容易にできる効果があ
る。
さらに、例えばチツプ内蔵の内部のプログラム
メモリーにサブルーチンセツトとかOSの主要な
ソフトを入れておけば、BIOSやそ他の製品毎に
特徴付ける必要のあるソフトを外部プログラムメ
モリーに入れることにより種々の製品を作ること
もできる。この際、共通ソフトを内蔵した1チツ
プマイクロコンピユータを用意することにより大
幅なコストダウンが達成できるものである。
上記の説明では、内蔵ROMをメーカーが用意
する場合を述べたが、数種類の製品を取扱うユー
ザーの場合、それぞれで使用するプログラムを共
通化してユーザーの側から標準プログラム内蔵の
1チツプマイクロコンピユータを作つてもよいわ
けであり、ユーザーのフオームウエアがチツプ上
に固定されるということが言える。
【図面の簡単な説明】
第1図イ,ロは従来のプログラム起動アドレス
値およびインタラプトプログラム起動アドレス値
の内蔵ROMと外部プログラムメモリーとの変更
に関する概要図、第2図イ,ロは本発明のプログ
ラム起動アドレス値およびインタラプトプログラ
ム起動アドレス値の内蔵ROMと外部プログラム
メモリーとの変更に関する概要図、第3図は本発
明の実施例を示す図である。 1はプログラム起動アドレス値、2はインタラ
プトプログラム起動アドレス値、3は内蔵
ROM、4は外部プログラムメモリー、5はプロ
グラム起動アドレス値およびインタラプトプログ
ラム起動アドレス値変更手段、6は変更制御信号
発生手段、7は変更制御信号である。

Claims (1)

  1. 【特許請求の範囲】 1 リードオンリーメモリーを内部プログラムメ
    モリーとしてチツプに内蔵した1チツプマイクロ
    コンピユータにおいて、 前記内部プログラムメモリーが割当られた第1
    のアドレスエリア内の第1アドレスを示す内部プ
    ログラム起動アドレス値及び前記チツプとは別に
    設けられる外部プログラムメモリーが割当られた
    第2のアドレスエリア内の第2アドレスを示す外
    部プログラム起動アドレス値が設定されているプ
    ログラム起動アドレス値設定手段と、 前記第1のアドレスエリア内の第3アドレスを
    示す複数の内部インタラプトプログラム起動アド
    レス値及び前記第2のアドレスエリア内の第4ア
    ドレスを示す複数の外部インタラプト起動アドレ
    スエリア値が設定されているインタラプトプログ
    ラム起動アドレス値設定手段と、 リセツト信号の入力とアドレス値の変更制御信
    号発生手段から出力される変更制御信号に応じて
    前記内部プログラム起動アドレス値と前記外部プ
    ログラム起動アドレス値のどちらか一方のプログ
    ラム起動アドレス値を出力する第1の出力バツフ
    アと、 インタラプト信号の入力時にプログラム起動ア
    ドレス値変更制御信号発生手段からの変更制御信
    号に応じて前記インタラプトプログラム起動アド
    レス値設定手段から前記第3アドレスあるいは前
    記第4アドレスのいずれか一方の前記インタラプ
    ト信号に対応した一つのアドレスを示す値をプロ
    グラムカウンタ入力バスに出力する第2の出力バ
    ツフアと、 前記リセツト信号入力時または前記インタラプ
    ト信号入力時に前記プログラムカウンタ入力バス
    上の前記第1、第2、第3、あるいは第4アドレ
    スをラツチし、前記リセツト信号入力時あるいは
    前記インタラプト信号入力時以外では前記第1の
    アドレスエリアあるいは前記第2のアドレスエリ
    ア内のアドレスをラツチするプログラムカウンタ
    と、 前記プログラムカウンタにラツチされたアドレ
    スをデコードして前記内部プログラムメモリーと
    前記外部プログラムメモリーのどちらが応答する
    かを決定するプログラムメモリー選択信号を発生
    するデコーダと、 前記プログラムカウンタにラツチされたアドレ
    スを前記内部プログラムメモリーと前記外部プロ
    グラムメモリーと前記デコーダに出力する出力バ
    スを有することを特徴とする1チツプマイクロコ
    ンピユータ。
JP63324565A 1988-12-22 1988-12-22 1チップマイクロコンピュータ Granted JPH0256025A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63324565A JPH0256025A (ja) 1988-12-22 1988-12-22 1チップマイクロコンピュータ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63324565A JPH0256025A (ja) 1988-12-22 1988-12-22 1チップマイクロコンピュータ

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP55146510A Division JPS5771049A (en) 1980-10-20 1980-10-20 One-chip microcomputer

Publications (2)

Publication Number Publication Date
JPH0256025A JPH0256025A (ja) 1990-02-26
JPH0567969B2 true JPH0567969B2 (ja) 1993-09-28

Family

ID=18167231

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63324565A Granted JPH0256025A (ja) 1988-12-22 1988-12-22 1チップマイクロコンピュータ

Country Status (1)

Country Link
JP (1) JPH0256025A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2731618B2 (ja) * 1990-02-28 1998-03-25 日本電気アイシーマイコンシステム株式会社 エミュレータ

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5452430A (en) * 1977-10-03 1979-04-25 Nec Corp Address switching unit
JPS5597641A (en) * 1979-01-19 1980-07-25 Nec Corp Address generator

Also Published As

Publication number Publication date
JPH0256025A (ja) 1990-02-26

Similar Documents

Publication Publication Date Title
US4878174A (en) Flexible ASIC microcomputer permitting the modular modification of dedicated functions and macroinstructions
JPH0221018B2 (ja)
JP4226085B2 (ja) マイクロプロセッサ及びマルチプロセッサシステム
US5155819A (en) Flexible ASIC microcomputer permitting the modular modification of dedicated functions and macroinstructions
JPH0519738B2 (ja)
JPS6313223B2 (ja)
EP0599012B1 (en) Extensible central processing unit
US5274791A (en) Microprocessor with OEM mode for power management with input/output intiated selection of special address space
JPH0395650A (ja) キャシュ動作不能アドレスランダムアクセスメモリ
US4947478A (en) Switching control system for multipersonality computer system
US5606715A (en) Flexible reset configuration of a data processing system and method therefor
JPH0155497B2 (ja)
JP2621894B2 (ja) マイクロコンピュータ
JPH0567969B2 (ja)
US5826059A (en) Microcomputer for emulation
JP2731618B2 (ja) エミュレータ
JP3182906B2 (ja) マイクロコンピュータ
JP3547012B2 (ja) マイクロコンピュータ
JPH04280334A (ja) ワンチップマイクロコンピュータ
JPH06103106A (ja) プログラムデバッグ装置
EP0335502A2 (en) Microcontroller and associated method
JP2003296130A (ja) マイクロコンピュータ
JP3283505B2 (ja) マイクロコンピュータ
JPH0776896B2 (ja) 集積回路
JPH09198272A (ja) エミュレーション用プロセッサおよびエミュレータ