JPH0156418B2 - - Google Patents

Description

【発明の詳細な説明】 〔概要〕 １つのメインプロセツサ（MPU）と主記憶装
置（MS）をメインバスに接続し、該メインバス
とは独立に設けられている拡張バスに複数個のサ
ブプロセツサ（SPU）を接続することによつて、
システムの増設を行い、マルチタスクを実行する
計算機システムにおいて、上記メインバスと拡張
バスとの間に、コミユニケーシヨンレジスタ
（CR）と、アドレス変換レジスタ（ACR）とを
設け、メインプロセツサ（MPU）がサブプロセ
ツサ（SPU）に割り込むことによつてタスクの
依頼を行う際、依頼先を同定するタスクビツト
と、主記憶装置（MS）上で選択したコントロー
ルブロツク（CB）情報とを上記アドレス変換レ
ジスタ（ACR）に記憶しておく手段を設けるこ
とにより、上記サブプロセツサ（SPU）が、該
タスクを実行するとき、該サブプロセツサ
（SPU）が認識しているコントロールブロツク
（CB）をアクセスするだけで、上記アドレス変換
レジスタに記憶されているタスクビツトとコント
ロールブロツク（CB）情報とによつて、上記メ
インプロセツサ（MPU）が選択したコントロー
ルブロツク（CB）をアクセスできるようにした
ものである。

〔産業上の利用分野〕

本発明は、１つのメインプロセツサ（MPU）
と主記憶装置（MS）をメインバスに接続し、該
メインバスとは独立に設けられている拡張バスに
複数個のサブプロセツサ（SPU）を接続するこ
とによつて、システムの増設を行う計算機システ
ムにおけるマルチタスク処理方式に関する。

最近の計算機技術の進歩に伴つて、該計算機シ
ステムで処理されるデータの増大化と多様化が進
み、それに対応した機能の追加が必要になつてき
ている 一方、最近の高集積化技術の著しい進歩に伴つ
て、大きな機能ブロツク（例えば、プロセツサ）
単位で、計算機システムの機能を追加することが
多くなつてきており、従来方式においては、該機
能追加の度に、既存のオペレイテイングシステム
（OS）等に対する影響があり、対応が困難になつ
てきた。

こうした事情から、既存システムに何らの手を
加えることなく、プロセツサ単位のオプシヨンの
追加を行い、マルチタスクの実行を簡単に可能と
する方式が要求されるようになつてきた。

〔従来の技術と発明が解決しようとする問題点〕

第４図は従来のタスク実行方式を説明する図で
ある。

即ち、従来方式においては、メインバス上のホ
ストプロセツサ｛メインプロセツサ（MPU）｝１
が、コミユニケーシヨンレジスタ（CR）を介し
て、拡張バス上のサブプロセツサ（SPU）２に
対しタスクを指令する場合、両プロセツサからア
クセス可能な、例えば、メインバス上の主記憶装
置（MS）３にコントロールブロツク（CB）３
１を設け、コマンドの指令、及び該タスクの処理
結果の受け取りを行つていた。

更に、具体的に述べれば、両プロセツサが、主
記憶装置（MS）３上の上記コントロールブロツ
ク（CB）３１を使用中は、該領域に対するコン
フリクシヨンの面から、他のサブプロセツサ
（SPU）２に対して、タスクを多重に依頼するこ
とができない問題があつた。

従つて、タスクを多重化する場合、ホスト側１
でのオペレイテイングシステム（OS）の変更ば
かりでなく、サブプロセツサ（SPU）２側のオ
ペレイテイングシステム（OS）にも大幅な変更
を伴うと云う問題があつた。

又、メインプロセツサ（MPU）１が別々のタ
スクを出力するタイミングと、サブプロセツサ
（SPU）２がステータスを返送してくるタイミン
グとの間に、衝突を防止する制御が必要であつ
た。

本発明は上記従来の欠点に鑑み、サブプロセツ
サ（SPU）より、メインプロセツサ（MPU）が
接続されているメインバス上の主記憶装置
（MS）をアクセスする場合、該メインプロセツ
サ（MPU）からの情報に基づいて、該サブプロ
セツサ（SPU）からのアドレスの変換を行うこ
とにより、メイン／サブ両プロセツサからのタス
クを多重化することを容易にする方法を提供する
ことを目的とするものである。

〔問題点を解決するための手段〕

第１図は本発明の概念を説明する図であり、第
２図は本発明の一実施例をブロツク図で示した図
である。

本発明においては、第１図に示した如く、メイ
ンプロセツサ（MPU）が、主記憶装置（MS）
３上に設けられている複数個のコントロールブロ
ツク（CB0〜ｎ）の空きブロツクを捕捉して、サ
ブプロセツサ（SPU）にタスクを依頼した場合、
該タスク依頼を受けたサブプロセツサ（SPU）
は見掛け上、図示の如き特定の固定のアドレスの
コントロールブロツク（CB）３１′をアクセスす
ることにより、上記メインプロセツサ（MPU）
が選択したコントロールブロツク（CB0〜ｎ）３
１をアクセスできるように、アドレス変換レジス
タ４を設けるように構成する。

具体的には、第２図の実施例で示した如く、１
つのメインプロセツサ（MPU）１と主記憶装置
（MS）３をメインバスに接続し、該メインバス
とは独立に設けらている拡張バスに複数個のサブ
プロセツサ（SPU1〜ｎ）２を接続することによ
つて、システムの増設を行う計算機システムにお
いて、上記メインバスと拡張バスとの間に、コミ
ユニケーシヨンレジスタ（CR）５と、アドレス
変換レジスタ（ACR）４とを設け、上記メイン
プロセツサ（MPU）１からサブプロセツサ
（SPU1〜ｎ）２に対して、タスクを指令する場
合、上記メインプロセツサ（MPU）１が主記憶
装置（MS）３上のコントロールブロツク（CB）
３１の空き領域に制御情報をセツトすると共に、
上記コミユニケーシヨンレジスタ（CR）５にサ
ブプロセツサ（SPU1〜ｎ）２に対する割り込み
要求ビツトと、タスクビツトを設定した後、上記
アドレス変換レジスタ（ACR）４に、当該コン
トロールブロツク（CB）３１情報と、タスクビ
ツト情報を記憶しておき、上記サブプロセツサ
（SPU1〜ｎ）２が、自己に対する割り込み要求
であることを、上記タスクビツトを取り込むこと
によつて認識し、該割り込みビツトをエコーリセ
ツトして、上記メインプロセツサ（MPU）１か
ら指示されたタスクを実行する為に、上記コント
ロールブロツク（CB）３１をアクセスする際、
当該サブプロセツサ（SPU1〜ｎ）２が認識して
いるコントロールブロツク（CB）３１′のアドレ
スをアクセスするだけで、該アドレスが上記アド
レス変換レジスタ（ACR）４に記憶されている
タスクビツト情報と、コントロールブロツク
（CB）３１情報とによつてアドレス変換され、上
記メインバスの主記憶装置（MS）３上のコント
ロールブロツク（CB）３１をアクセスできるよ
うに構成する。

〔作用〕

即ち、本発明によれば、１つのメインプロセツ
サ（MPU）と主記憶装置（MS）をメインバス
に接続し、該メインバスとは独立に設けられてい
る拡張バスに複数個のサブプロセツサ（SPU）
を接続することによつて、システムの増設を行い
マルチタスクを実行する計算機システムにおい
て、上記メインバスと拡張バスとの間に、コミユ
ニケーシヨンレジスタ（CR）と、アドレス変換
レジスタ（ACR）とを設け、メインプロセツサ
（MPU）がサブプロセツサ（SPU）に割り込む
ことによつてタスクの依頼を行う際、依頼先を同
定するタスクビツトと、主記憶装置（MS）上で
選択したコントロールブロツク（CB）情報とを、
上記アドレス変換レジスタ（ACR）に記憶して
おく手段を設けることにより、上記サブプロセツ
サ（SPU）が、該タスクを実行するとき、該サ
ブプロセツサ（SPU）が認識しているコントロ
ールブロツク（CB）をアクセスするだけで、上
記アドレス変換レジスタ（ACR）に記憶されて
いるタスクビツト情報と、コントロールブロツク
（CB）情報とによつて、上記メインプロセツサ
（MPU）が選択したコントロールブロツク（CB）
をアクセスできるようにしたものであるので、メ
インプロセツサ（MPU）、及びサブプロセツサ
（SPU）側のソフトウエアの変更を行うことなく
システムアツプを行い、マルチタスクの実行が容
易にできる効果がある。

〔実施例〕

以下本発明の実施例を図面によつて詳述する。
前述の第２図が本発明の一実施例をブロツク図で
示した図であり、第３図はコミユニケーシヨンレ
ジスタ（CR）の詳細を示した図であり、第２図
におけるアドレス変換レジスタ（ACR）４、及
びコミユニケーシヨンレジスタ（CR）５が本発
明を実施するのに必要な機能ブロツクである。
尚、全図を通して同じ符号は同じ対象物を示して
いる。

先ず、メインプロセツサ（以下、MPUと云
う）１がサブプロセツサ（以下、SPUと云う）
２にタスクを依頼する場合、コミユニケーシヨ
ンレジスタ（CR）５に対して、該タスクを依
頼するサブプロセツサ（SPU1〜ｎ）２に対応
したタスクビツト５１をセツトする。｛第３図
ａにおいて、斜線で示す｝ MPU１は引き続き、主記憶装置（MS）３
上のコントロールブロツク（CB）３１の使用
可能なブロツク（１〜ｎ）（第１図参照）を選
択し、制御情報をセツトする。

このとき、アドレス変換レジスタ（ACR）
４に、どのコントロールブロツク（CB0〜ｎ）
を使用し、どのタスクビツトに対応しているか
を記憶しておく。

次に、MPU１はコミユニケーシヨンレジス
タ（CR）５に割り込み要求ビツト｛第３図ａ
において、MSBビツトで示す｝をセツトし、
SPU（１〜ｎ）２の何れかに割り込みをかけ
る。（第３図参照） 該割り込みを受けたSPU(k)２は自己に対す
るタスク依頼であるかどうかを、上記タスクビ
ツト位置５１によつてチエツクし、若し違つて
いると、当該割り込み要求をSPU（ｋ＋１）２
にデイジーチエインで通知する。

該当SPU(j)２は、自己に対する割り込みで
あることを、上記タスクビツト位置５１から認
識すると、上記コミユニケーシヨンレジスタ
（CR）５上の割り込みビツト（第３図参照）を
エコーリセツトする。

該SPU(j)２は、上記コミユニケーシヨンレ
ジスタ（CR）５の該当位置｛第３図ｂにおい
て、斜線で示す｝に自分のタスクビツトを立
て、MPU１に割り込みをかけて、上記タスク
に対応したコントロールブロツク（CB）３１
に対するアクセスを行う。（第１図参照） SPU(j)２から、上記コントロールブロツク
（CB）アクセスが起こると、バスアービトレー
シヨンコントローラ６により、メインバスの使
用許諾信号が発生され、該コントロールブロツ
ク（CB）３１に対するアドレス情報の、例え
ば、特定の４ビツトが、当該アドレス変換レジ
スタ（ACR）４においてアドレス変換され、
マルチプレクサ７を通して、メインバスに送出
されることにより、該アドレス変換を受けない
他のアドレス情報と共働して、当該コントロー
ルブロツク（CB）３１の該当エリアに対する
アクセスが行われる。

SPU(j)２では、上記コントロールブロツク
（CB）３１から読み取つた制御情報を元に、タ
スクを実行し、該タスクを終了すると、終了情
報を、上記と同じようにして、当該コントロー
ルブロツク（CB）３１のエリアに書き込むよ
うに機能する。

該SPU(j)２は、最後にタスクビツト５２と、
MPU１に対する割り込み要求｛第３図ｂの
MSBビツト参照｝をコミユニケーシヨンレジ
スタ（CR）５にセツトする。

該SPU(j)２からの割り込み要求を受けた
MPU１は、コミユニケーシヨンレジスタ
（CR）２のタスクビツト５２を見て、該ビツト
をエコーリセツトし、当該コントロールブロツ
ク（CB）より終了情報を引き取ることにより、
一連のタスクの実行を終了する。

尚、通常の主記憶装置（MS）３に対するア
クセスは、上記アドレス変換を受けることなく
実行されるように動作する。

このように、本発明は、メインプロセツサ
（MPU）がサブプロセツサ（SPU）に対し、割
り込みによつてタスク依頼を行う際、主記憶装置
（MS）上のコントロールブロツク（CB）の空き
ブロツクを選択したその選択情報と、サブプロセ
ツサ（SPU）を同定するタスクビツト情報を、
アドレス変換レジスタ（ACR）に記憶しておき、
サブプロセツサ（SPU）が該タスクを実行する
のに必要なコントロールブロツク（CB）に対す
るアクセスがあると、該アドレスを、上記コント
ロールブロツク（CB）選択情報と、タスクビツ
ト情報とに基づいて、上記メインプロセツサ
（MPU）が選択したコントロールブロツク（CB）
のアドレスに変換するようにして、複数個のサブ
プロセツサ（SPU）に対応したタスクの多重化
を可能とした所に特徴がある。

〔発明の効果〕

以上、詳細に説明したように、本発明のマルチ
タスク処理方式は、１つのメインプロセツサ
（MPU）と主記憶装置（MS）をメインバスに接
続し、該メインバスとは独立に設けられている拡
張バスに複数個のサブプロセツサ（SPU）を接
続することによつて、システムの増設を行いマル
チタスクを実行する計算機システムにおいて、上
記メインバスと拡張バスとの間に、コミユニケー
シヨンレジスタ（CR）と、アドレス変換レジス
タ（ACR）とを設け、メインプロセツサ
（MPU）がサブプロセツサ（SPU）に割り込む
ことによつてタスクの依頼を行う際、依頼先を同
定するタスクビツトと、主記憶装置（MS）上で
選択したコントロールブロツク（CB）情報とを、
上記アドレス変換レジスタ（ACR）に記憶して
おく手段を設けることにより、上記サブプロセツ
サ（SPU）が、該タスクを実行するとき、該サ
ブプロセツサ（SPU）が認識しているコントロ
ールブロツク（CB）をアクセスするだけで、上
記アドレス変換レジスタ（ACR）に記憶されて
いるタスクビツト情報と、コントロールブロツク
（CB）情報とによつて、上記メインプロセツサ
（MPU）が選択したコントロールブロツク（CB）
をアクセスできるようにしたものであるので、メ
インプロセツサ（MPU）、及びサブプロセツサ
（SPU）側のソフトウエアの変更を行うことなく
システムアツプを行い、マルチタスクの実行が容
易にできる効果がある。

【図面の簡単な説明】

第１図は本発明の概念を説明する図、第２図は
本発明の一実施例をブロツク図で示した図、第３
図はコミユニケーシヨンレジスタ（CR）の詳細
を示した図、第４図は従来のタスク実行方式を説
明する図、である。 図面において、１はメインプロセツサ
（MPU）、２はサブプロセツサ（SPU0〜ｎ）、３
は主記憶装置（MS）、３１はコントロールブロ
ツク（CB、CB0〜ｎ）、４はアドレス変換レジス
タ（ACR）、５はコミユニケーシヨンレジスタ
（CR）、６はバスアービトレーシヨンコントロー
ラ、をそれぞれ示す。

Claims (1)

1. 【特許請求の範囲】 １ １つのメインプロセツサ（MPU）１と主記
   憶装置（MS）３をメインバスに接続し、該メイ
   ンバスとは独立に設けられている拡張バスに複数
   個のサブプロセツサ（SPU1〜ｎ）２を接続する
   ことによつて、システムの増設を行い、マルチタ
   スクを実行する計算機システムにおいて、 上記メインバスと拡張バスとの間に、コミユニ
   ケーシヨンレジスタ（CR）５と、アドレス変換
   レジスタ（ACR）４とを設け、 上記メインプロセツサ（MPU）１からサブプ
   ロセツサ（SPU1〜ｎ）２に対して、タスクを指
   令する場合、上記メインプロセツサ（MPU）１
   が主記憶装置（MS）３上のコントロールブロツ
   ク（CB）３１の空き領域に制御情報をセツトす
   ると共に、 上記コミユニケーシヨンレジスタ（CR）５に
   サブプロセツサ（SPU1〜ｎ）２に対する割り込
   み要求ビツトと、該タスクを依頼するサブプロセ
   ツサ（SPU1〜ｎ）２に対応したタスクビツトを
   設定した後、 上記アドレス変換レジスタ（ACR）４に、当
   該コントロールブロツク（CB）３１情報と、タ
   スクビツト情報を記憶しておき、 上記サブプロセツサ（SPU1〜ｎ）２が、自己
   に対する割り込み要求であることを、上記タスク
   ビツトを取り込むことによつて認識し、該割り込
   みビツトをエコーリセツトして、上記メインプロ
   セツサ（MPU）１から指示されたタスクを実行
   する為に、上記コントロールブロツク（CB）３
   １をアクセスする際、当該サブプロセツサ
   （SPU1〜ｎ）２の認識しているコントロールブ
   ロツク（CB）３１′をアクセスするだけで、上記
   アドレス変換レジスタ（ACR）４に記憶されて
   いるタスクビツトと、コントロールブロツク
   （CB）３１情報とによつて、該アクセスアドレス
   が変換され、上記メインバスの主記憶装置
   （MS）３上の、上記メインプロセツサ（MPU）
   １が捕捉したコントロールブロツク（CB）３１
   をアクセスできるように制御することを特徴とす
   るマルチタスク処理方式。