JPH08221106A - プログラマブルコントローラ - Google Patents

Abstract

(57)【要約】 【目的】 外部機器との通信など複雑高度な制御を実行
し応答速度の向上と原価低減化に好適なＰＣを提供す
る。 【構成】高機能モジュール３とＣＰＵモジュール１間の
データ交換を一括して実行する方式ではなく、必要時に
その都度高機能モジュール３から転送を要求されたデー
タ信号１３をＣＰＵモジュール１に送り、最小単位の情
報を転送し全ての各高機能モジュール３にはデータメモ
リ７を設置しないＰＣの構成。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はプログラマブルコントロ
ーラ（以下ＰＣと記す）に係り、特に、他の外部機器・
装置との通信により、これらに対して通常のＯＮ−ＯＦ
Ｆ制御を超えた複雑高度のプログラム制御の実行が可能
な大容量メモリを有する、いわゆる、高機能モジュール
構成のＰＣに関するものである。

【０００２】

【従来の技術】従来技術のＰＣの構成と動作、及びデー
タ転送のタイミングを図６、図７により説明する。図６
は、従来のモジュール形ＰＣの構成と動作を示す概要図
であって、ＣＰＵモジュール１、通常のＯＮ−ＯＦＦ制
御の実行が主流である入出力モジュール（以下Ｉ／Ｏモ
ジュールと記す）２、通信等の制御を含み、予めプログ
ラム化された手順に従って条件制御や順次制御など複雑
な制御を行なう多種の高機能モジュール３、これらの各
モジュールを相互に接続するベース４から構成されてい
る。ＣＰＵモジュール１には、演算制御を行なうマイク
ロプロセッサを中心とする制御回路６と、ＣＰＵ演算用
のデータメモリ７が含まれている。データメモリ７内に
は、計時を行なうタイマカウンタデータ、ＰＣ内部機構
の処理を行なう内部出力データ、他の高機能モジュール
への通信用データがそれぞれ固定エリアに内蔵されてい
る。また、高機能モジュール３は、それぞれ、ＣＰＵモ
ジュール１とデータ交換するためのデータメモリ８を有
し、下記のタイミングでその内容をそれぞれ全エリアに
ついてデータ交換するように構成されている。

【０００３】図７は、従来のＰＣのデータ転送のタイミ
ングを示す図である。図７により前記データ交換のタイ
ミングについて説明する。まず直前までＣＰＵモジュー
ル１によって演算された結果を、ＣＰＵモジュール１か
ら出力データとしてＩ／Ｏモジュール２、高機能モジュ
ール３など各モジュールに送出し、次に前記各モジュー
ルからの入力データ、受信データ等は、入力情報として
ＣＰＵモジュール１に取り込まれる。このＣＰＵモジュ
ール１と前記各モジュール間のデータ交換１０は、デー
タ転送時間１２の間で実行されることを示している。こ
れが完了した後、ＣＰＵモジュール１はこの入力情報に
基づいて、ユーザプログラム、すなわち制御プログラム
の命令により処理１１を実行する。実行完了ののち次の
出力データ送出、入力データ取込みが順次繰り返し実行
される。

【０００４】

【発明が解決しようとする課題】前記従来技術において
は、ＣＰＵモジュール１と前記各モジュール間のデータ
交換は、それぞれ仕様によって定めれたメモリの全エリ
アについて転送が実行されるが、制御を簡易化するた
め、使用していないエリアも含んで一括転送されるた
め、転送時間１２が長くなり、使用していないエリアま
でを含む転送時間がむだに使用されていた。すなわち、
この分だけＰＣとしての処理速度が低下し応答時間が長
くなるという問題点があった。また、高機能モジュール
３は、それぞれデータ用メモリ８を装備しており、特
に、仕様に基づいて定められた最大容量のメモリエリア
のうち、一部の容量のみしか使用しない場合には、設備
費用もムダになり、ＰＣ全体として設備の高騰につなが
っていた。本発明は、従来技術の上記問題を解決し、応
答速度の向上と原価低減化に好適なＰＣを提供すること
を目的としてなされたものである。

【０００５】

【課題を解決するための手段】上記の課題は次に述べる
技術的手段により解決を図るもので、ＣＰＵモジュール
の演算時間以外の別時間に、高機能モジュールとＣＰＵ
モジュール間のデータ交換を一括して実行する方式では
なく、必要時にその都度高機能モジュールから転送を要
求されたデータをＣＰＵモジュールに送り、最小単位の
情報を転送し全ての高機能モジュールには、一旦データ
を保持するためのデータメモリを設置しない構成とす
る。また、この高機能モジュールと交換するためのデー
タは、ＣＰＵモジュール内のメモリだけに保管し、この
記憶の内容、すなわち、メモリマップは、タイマカウン
タデータ、内部出力データ、各高機能モジュールで使用
するためのそれぞれのエリアを固定するのでなく、それ
ぞれのエリアを可変とし、限られたメモリエリアを最大
限に使用可能とする。この各エリア範囲は、あらかじめ
入力された制御プログラム、すなわち、ユーザプログラ
ムから自動的に読み取り、ユーザプログラムで使用して
いる情報範囲をチェックして自動的に決定し、仕様に基
づいて予め用意されたメモリエリアのうち未使用エリア
を最小限に止めることが可能となるから、従来のような
メモリエリアのムダをなくすことができる。

【０００６】すなわち、本発明は、特許請求の範囲に記
載されているように、外部信号を取込むことにより外部
負荷を駆動する入出力部と、前記外部負荷を駆動する制
御プログラムを格納する記憶部、前記制御プログラムを
読み出し、前記入出力部からの出力信号に基づいて演算
処理を行ない前記外部負荷の駆動制御を行なう制御演算
部を有するプログラマブルコントローラにおいて、前記
制御演算部は、前記外部負荷に対する駆動制御を可能と
する情報を取り込み、前記情報の転送要求信号を伝送す
る伝送手段と、前記伝送手段による情報を格納する記憶
手段を有することを特徴とするプログラマブルコントロ
ーラである。また前記制御演算部は、前記制御プログラ
ムを読み込むことにより前記情報を検知し、設定・収納
可能な記憶エリアを備えることを特徴とするものであ
る。なお、上記特許請求の範囲に記載の情報とは、デー
タを含む上位概念を意味するものである。

【０００７】

【作用】各高機能モジュールにおいてＣＰＵモジュール
とのデータ交換が必要となった場合、ＣＰＵモジュール
に対してデータ転送要求信号を送り、要求したデータを
ＣＰＵモジュールから受信したたのち、対応したデータ
をＣＰＵモジュールへ入力情報として返信する。ＣＰＵ
モジュール内のデータメモリは、ＣＰＵモジュールと高
機能モジュール間のデータ線に直接接続され、各高機能
モジュールとのデータ交換ができるように構成されてい
る。このメモリ回路では高機能モジュールからの転送要
求が同時に発生した場合、優先順序を決めて順次対応す
る回路が設けられており、それぞれのデータが交錯した
り衝突しないようにしている。またＣＰＵモジュールと
データメモリ間のデータ交換も、高機能モジュールとの
対応と同様であるが、処理の順位は最優先としている。
また、ＣＰＵモジュールではユーザプログラムが使用し
ている各データ番号を読み取り、このデータ量に応じて
データメモリの割付を自動的に決定する。この決められ
た各高機能モジュールの使用するメモリエリア範囲はア
ドレス番号として、運転開始時にＣＰＵモジュールから
各高機能モジュールへ送られ、各高機能モジュールは、
それぞれメモリエリアの使用範囲を認識してデータが交
錯したり衝突しないようにしている。

【０００８】

【実施例】図５は、本発明を適用するに好適なＰＣの構
成を示すブロック図である。すなわち、ＰＣ５０は、外
部負荷５３からの外部信号を取込むことにより、外部負
荷５３を駆動する入出力部５２と、外部負荷５３の駆動
用の制御プログラムを格納する記憶部５５、制御プログ
ラム５１を読み出し、入出力部５２からの出力信号に基
づいて演算処理を行ない、外部負荷５３の駆動制御を行
なう制御演算部５４を有している。５１は制御プログラ
ムを作成するプログラミング装置である。

【０００９】本発明に係るＰＣの実施例を図１〜図４に
より説明する。 〈実施例１〉図１は、本実施例のモジュール形ＰＣの構
成と動作を示す概要図である。図１において、ＣＰＵモ
ジュール１、Ｉ／Ｏモジュール２、高機能の通信モジュ
ール３は、データ線５を内蔵したベース４とそれぞれ接
続されている。ＣＰＵモジュール１は制御回路６とデー
タメモリ７を有し、通信モジュール３にはデータメモリ
はなく、通信モジュール３の制御回路６はベース上のデ
ータ線５に直結する構成となっている。ＣＰＵモジュー
ル１は、ユーザプログラムの内容に従い制御処理を行な
っている。入力を取り込む命令を実行する際には、直ち
に入力情報をデータメモリ７またはモジュールから取り
込み、出力命令を実行する際には、直ちにデータメモリ
７やモジュールへデータを出力する方式となっている。
一方、高機能モジュールでは、例えば通信モジュール３
場合、データ受信、データ送信の要求が発生した場合、
データをＣＰＵモジュール１へ送信したり、または、Ｃ
ＰＵモジュール１から受信を要求する必要が生ずる。こ
の時点で、高機能モジュール３は、ＣＰＵモジュール１
に対しハードウェアとしてデータの転送要求信号１３を
送るとともに、データメモリ７上の要求したいデータの
アドレスを送付する。多数の高機能モジュール３によっ
て構成されている場合は、全ての高機能モジュール３が
上記の動作を実行する。高機能モジュール３からＣＰＵ
モジュール１へ転送要求信号１３を送信したのち、ＣＰ
Ｕモジュール１から要求された部分のデータを高機能モ
ジュール３へ返信する。この後、受信情報に対応したデ
ータを高機能モジュール３からＣＰＵモジュール１へ送
ることにより、最小単位のデータ交換は完了する。ＣＰ
Ｕモジュール１のデータメモリ７はベース４のデータ線
５に直結されており、高機能モジュール３とのデータ交
換は、直接、データメモリ７の内容について読み書きを
実行する。高機能モジュール３とＣＰＵモジュール１間
の転送要求信号１３を送受信したデータはメモリカセッ
ト１６を介してデータメモリに収納される。

【００１０】図２は、ＣＰＵモジュール１とＩ／Ｏモジ
ュール２または高機能モジュール３との間のデータ転送
のタイミングを示す図である。従来では、ユーザプログ
ラムの演算開始前あるいは、完了後の時点でＩ／Ｏデー
タの一括転送を行ない、この分処理時間が必要となって
いたが、本発明では、ＣＰＵモジュール１の内部で、１
１ａ、１１ｂ、１１ｃとＣＰＵ演算１１を実行し、Ｉ／
Ｏモジュール２、高機能モジュール３も順次演算を実行
してゆく。このとき、ＣＰＵモジュール１内で演算実行
中、データ交換要求信号が１４があれば、これを実行す
るに際し高機能モジュール３とのデータ交換１５を実行
する。一方、高機能モジュール３側でも演算中にデータ
交換要求信号３０が発生した場合には、ＣＰＵモジュー
ル１へデータ交換１５を行なう。これにより、ＣＰＵモ
ジュール２内では、従来のようにＩ／Ｏデータを一括し
てデータ転送を実行する必要がなくなり、敏速な応答と
処理時間の短縮を図ることができる。例えば、ユーザプ
ログラムの中で、内部出力の接点を入力しなさいという
命令を実行する場合、直ちにＣＰＵモジュール１は、デ
ータメモリ７の内部出力エリアから読み出したい番号の
ＯＮ／ＯＦＦ情報を読み出し、次の命令の処理に移行す
る。また、内部出力エリアのＯＮ／ＯＦＦを出力する場
合も、ＣＰＵモジュール１はデータメモリ７に対して該
当する番号の内部出力エリアに書き込みを行なう。通常
のＩ／Ｏモジュール２に対しても、前述の内部出力と同
様に、命令実行時にＣＰＵモジュール１はＩ／Ｏモジュ
ール２と直接データ交換１５を行なう。上記のように、
ＣＰＵ演算１１の実行の間にも高機能モジュール３は、
データ転送の要求が発生する都度、データメモリ７との
間でデータ交換１５を行なう。したがって、データ一括
転送に要する時間を配分する必要がなくなり、この分だ
けＰＣとしての処理速度は向上しタイムリーな応答が可
能となるものである。

【００１１】〈実施例２〉本発明に係るＰＣの実施例２
を図３、図４によって説明する。図３は、本実施例のＣ
ＰＵモジュール内のデータメモリにおける動作を示す詳
細図である。図示するように、データメモリ７は、制御
回路６またはＩ／Ｏモジュール２、多数の高機能モジュ
ール３との間でデータを交換し要求に対応しなければな
らないが、要求が同時に重複した場合にはデータ線は１
つしかないため、優先順位を整理、決定して要求に対応
するようにする。ＣＰＵ演算動作は停滞することは許さ
れないから、常に最優先で対応することとし、他高機能
モジュールに対しては、同時に要求が発生した場合は、
例えば、ＣＰＵモジュールに近接するモジュールから優
先的に実行するなどの対応を行なう。これらデータ線上
でのデータ相互の衝突の回避や、各モジュールに対して
の情報伝達、順位の決定などの調整制御をメモリアクセ
ス優先制御回路１８により実行する。１７は外部入出力
とのインタフェース回路部、２８はＩ／Ｏモジュール２
の外部入出力をアドレス設定するためのインタフェース
回路部である。

【００１２】図４は、本発明の実施例２のデータメモリ
の変更状況を従来のメモリマップと対比して示す図であ
る。従来のメモリマップ２７の構成は、タイマカウンタ
データ２１、内部出力データ２２、各高機能モジュール
３における他のＣＰＵと共用するためのリンクデータ２
３、ＣＰＵ内から外部へ出力するためのリモートデータ
２４、他の外部機器、パソコンとの交信用ＣＯＭデータ
２５などは、それぞれの仕様に対応して固定されたメモ
リ容量を有している。本実施例では、前記エリアをそれ
ぞれ可変としており、ユーザプログラム中のタイマカウ
ンタ数、内部出力数、他それぞれ高機能に必要な入出力
点数を自動的に読み取り、ＣＰＵは、所定の順序に従い
必要な容量に応じて、各メモリエリアの区分を設定した
新規のメモリマップ２０とする。したがって、ユーザに
とっては、使用する点数合計数以下を守りさえすれば、
各点数を変動可能にして使用することができる。例え
ば、タイマカウンタは少なくていいから、その減少分を
内部出力として多く使用したいとか、あるいは、内部出
力に使用されない部分は、リンク用や、リモート用とし
てデータ点数を増やしたいなどの対応処理が可能となる
ものである。以上のように、仕様内容の変更が可能とな
るから、ＰＣのユーザにとっては使い易く制御する応用
範囲を拡大することができる。上記のように、データメ
モリ内のエリアを、それぞれの高機能モジュール単位に
自動的に区分するが、各メモリエリアの開始アドレスと
最終アドレスを、ＰＣ運転を開始する直前に各高機能モ
ジュールに送信し、運転中は、各高機能モジュールは、
指令されたメモリの範囲内で、データ要求や転送を行な
うものである。上記実施例は、モジュール形ＰＣについ
て説明したが、本発明はボード形ＰＣに対しても適用が
可能であることはいうまでもない。

【００１３】

【発明の効果】本発明の実施により以下の効果が得られ
る。 （１）各高機能モジュールにおいて、大容量データメモ
リが不要となり原価の低減が可能となる。 （２）各モジュールにおいて、処理が必要となった時点
でＣＰＵ側データメモリから、直接データを転送するこ
とにより、ＰＣ全体として即時に敏速な対応が可能なシ
ステムを実現することができる。 （３）ＣＰＵ側データメモリ内の各メモリエリア区分の
変動を行なうことにより、使用勝手が優れ、限られたＰ
Ｃのメモリエリアをムダなく効率的に使用することがで
きる。

【図面の簡単な説明】

【図１】本発明に係るＰＣの実施例１の構成と動作を示
す概要図である。

【図２】本発明の実施例１のＣＰＵモジュールと他のモ
ジュール間のデータ転送のタイミングを示す図である。

【図３】本発明の実施例２のＣＰＵモジュール内のデー
タメモリにおける動作を示す詳細図である。

【図４】本発明の実施例２のデータメモリの変更状況を
従来のメモリマップと対比して示す図である。

【図５】本発明を適用するに好適なＰＣの構成を示すブ
ロック図である。

【図６】従来のモジュール形ＰＣの構成と動作を示す概
要図である。

【図７】従来のＰＣのデータ転送のタイミングを示す図
である。

【符号の説明】

１…ＣＰＵモジュール ２…Ｉ／Ｏモジ
ュール ３…高機能モジュール ４…ベース ５…データ線 ６…制御回路 ７…ＣＰＵ演算用データメモリ ８…高機能モジュール用データメモリ ９…使用量 １０…ＣＰＵと各モジュールのデータ交換 １１…ＣＰＵ演算処理 １２…データ転送
時間 １３…データ転送要求信号 １４、３０…データ交換
要求信号 １５…データ交換 １６…メモリカセ
ット １７…インタフェース回路部 １８…メモリアク
セス優先制御回路 １９…ユーザプログラムメモリ ２０…データメモ
リマップ ２１…タイマカウンタデータ ２２…内部出力デ
ータ ２３…リンクデータ ２４…リモートデ
ータ ２５…ＣＯＭモジュールデータ ２６…増設メモリ
（メモリカセット） ２７…従来のメモリマップ ２８…インタフェ
ース回路部 ５０…ＰＣ ５１…プログラミ
ング装置 ５２…入出力部 ５３…外部負荷 ５４…制御演算部 ５５…記憶部 ５６…データメモリ部 ５７…高機能デー
タ部

Claims (2)

【特許請求の範囲】
1. 【請求項１】外部信号を取込むことにより外部負荷を駆
   動する入出力部と、前記外部負荷駆動用の制御プログラ
   ムを格納する記憶部、前記制御プログラムを読み出し、
   前記入出力部からの出力信号に基づいて演算処理を行な
   い前記外部負荷の駆動制御を行なう制御演算部を有する
   プログラマブルコントローラにおいて、 前記制御演算部は、 前記外部負荷に対する駆動制御を可能とする情報を取り
   込み、前記情報の転送要求信号を伝送する伝送手段と、 前記伝送手段による情報を格納する記憶手段を有するこ
   とを特徴とするプログラマブルコントローラ。
2. 【請求項２】前記制御演算部は、 前記制御プログラムを読み込むことにより前記情報を検
   知し、設定・収納可能な記憶エリアを備えることを特徴
   とする請求項１記載のプログラマブルコントローラ。