JPH0156429B2 - - Google Patents

Description

【発明の詳細な説明】 本発明はベクトルデータストア処理中のスカラ
ーデータロード処理の追越制御を行なう情報処理
システムに関する。

従来技術 バツフアメモリ回路を持つスカラー演算処理装
置と主記憶装置に対して複数個のインターフエー
スを持ち、複数のベクトル要素データを同時にア
クセスすることのできる並列ベクトル演算処理装
置とを有する情報処理システムにおいて、ベクト
ル演算処理装置が行なうベクトル要素の主記憶装
置に対するストア動作に対応して、スカラー演算
処理装置で持つているバツフアメモリ回路の内容
を保証するために、ベクトルストアアドレスをバ
ツフアメモリ回路、タグ記憶回路に送りバツフア
メモリにベクトルストアアドレスに対応したデー
タが登録されているか否かチエツクし登録されて
いればタグ記憶回路に登録されている該当アドレ
スを無効化する無効化回路を持たせる方式は従来
から知られている。一般にはこの無効化動作は、
実際の主記憶装置へのベクトル要素ストア動作と
は独立に行なわれ、かつ、無効化動作の処理効率
を向上させる為複数個の無効化回路を持たせる方
法等も知られている。

しかしながら、ベクトルストア命令に対応して
無効化動作の処理効率を向上させるだけでは、ベ
クトルストア命令の後続命令、特にスカラロード
命令の高速化は行なえない。すなわち、ベクトル
ストア処理中（ベクトルストア動作および無効化
処理動作中）には後続のスカラロード命令はたと
え、バツフアメモリ回路に要求しているスカラー
データが存在する場合もバツフアメモリ回路のデ
ータ保証が終了するまで実行を中断しているた
め、スカラー命令の高速化が行えないという欠点
がある。

発明の目的 ベクトル演算命令におけるベクトル要素のスト
ア動作は、連続番地へのストア動作、一定距
離番地毎へのストア動作、ランダムな番地への
ストア動作に大別されるのがとのストア動作
が殆んどである。本発明の目的は連続番地へのス
トア動作および一定距離番地毎へのストア動作中
はストアアドレスの開始アドレスと終了アドレス
を前もつて計算しベクターストアアドレス領域レ
ジスターに保持し後続のスカラロード命令のロー
ドアドレスがベクタストアアドレス領域内に入つ
ていなければベクトルストア処理の追い越し処理
を可能にした情報処理システムを提供することに
ある。

発明の構成 本発明のシステムは、主記憶装置とこの主記憶
装置との間でデータ送受信パスを持ちこの主記憶
装置のデータの一部の写しを記憶するバツフアメ
モリ手段と、該バツフアメモリ手段の格納データ
に対応する前記主記憶装置のブロツクアドレス情
報を登録するタグ記憶手段と、このタグ記憶手段
にブロツクアドレス情報の新規登録または登録ア
ドレスの無効化を制御するタグ制御手段と、プロ
グラム命令に従つてベクトルデータまたはスカラ
ーデータのロード、ストア動作指令を出す指令主
段と、該指令手段からのベクトルストア動作指令
に応答し、該指令に伴つて発生さる複数のベクト
ル要素データに対する夫々のストアアドレスが前
記タグ記憶手段に登録されているか否かをチエツ
クし、登録さている場合には、前記タグ制御手段
に登録アドレスの無効化を指令するタグ登録無効
化指令手段と、前記ベクトルストア動作指令およ
び該指令に伴なつて発生されるベクトルストアの
開始アドレス、ベクトル要素データ間の距離およ
びベクトルストアの要素数に基づきベクトルスト
アが実行さる主記憶上のストア開始アドレスおよ
びストア終了アドレスを領域として記憶するベク
トルストア領域格納手段と、前記ベクトルデータ
ストア指令に応答して前記タグ登録無効化指示手
段の動作完了前に前記指令手段から後続のスカラ
ーデータロード指令を受けとると該指令に伴なつ
て受けとるスカラーデータロードアドレスが前記
ベクトルストア領域格納手段で示されるアドレス
領域内にあるか否かをチエツクし領域内にあれば
領域内検出信号を出力する領域検出手段と、前記
指令手段、バツフアメモリ手段、タグ記憶手段と
それぞれ接続され、前記領域検出手段から領域内
検出信号を受けると、スカラーロード指令処理を
中継するよう制御するスカラー制御手段とを含
む。

発明の実施例 次に本発明について、図面を参照しながら説明
する。

第１図を参照すると、本発明の一実施例は、指
令回路１，複数のベクトル演算処理装置２，３お
よび４，主記憶装置５，スカラーロード制御回路
６，ベクトルストアアドレス領域レジスタ７，タ
グ回路８，タグ制御回路９，バツフアメモリ回路
１０，タグ登録無効化指示回路１１，領域検出回
路１２，およびスカラー演算回路１３から構成さ
れている。

第２図を参照すると、前記タグ登録無効化指示
回路１１は、開始アドレスレジスタ２０１，ベク
トル要素間距離レジスタ２０２，要素数レジスタ
２０３，切替回路２０４，加算器入力レジスタ２
０５，加算器２０６，ベクトルアドレスレジスタ
２０７，切替回路２０８，減算器２０９，減算結
果レジスタ２１０，ベクトルストアアドレス制御
回路２１１，切替回路３００の一部、およびタグ
検出アドレスレジスタ３０１から構成さている。

前記タグ記憶回路８は切替回路３００の一部、
タグ検出アドレスレジスタ３０１の一部、タグメ
モリ３０２、“１”レベル信号３０３、“０”レベ
ル信号３０４、切替回路３０５、およびタグＶビ
ツトメモリ３０６から構成されている。

前記タグ制御回路９は書込アドレスレジスタ４
０６、およびANDゲート４０１および４０２か
ら構成されている。

前記ベクトルストアアドレス領域レジスタ７
は、開始アドレスレジスタ６００、ベクトル要素
間距離レジスタ６０１、要素数レジスタ６０２、
乗算器６０３、加算器６０４、ベクトル終了アド
レスレジスタ６０５およびベクトルストア開始ア
ドレスレジスタ６０６から構成されている。前記
領域検出回路１２は減算器７００および７０１お
よびANDゲート７０２から構成されている。

次にこの実施例の動作を詳細に説明する。

指令回路１からベクトルデータストア指令がパ
ス１０１を介してベクトル演算処理装置２，３，
４およびベクトルストアアドレス領域レジスタ
７、およびタグ登録無効化回路１１に転送される
とベクトル演算処理装置２，３および４は、パス
１０２，１０３および１０４を介して主記憶装置
５に対してベクトルストア動作を実行する。ベク
トルストアアドレス領域レジスタ７では、パス１
０１を介して送れてくるベクトルストアの開始ア
ドレスＢ，ベクトル要素間距離Ｄおよびベクトル
ストアの要素数Ｅの情報からベクトルストア開始
アドレスＢと終了アドレス＝開始アドレスＢ＋ベ
クトル要素間距離Ｄ×ベクトルストアの要素数Ｅ
を計算し結果を保持する。また、タグ登録無効化
回路１では、パス１０１を介して送られてくるベ
クトルストア情報からベクトルストアアドレス
Ｂ，（Ｂ＋Ｄ），（Ｂ＋２Ｄ），……（Ｂ＋Ｅ×Ｄ）
を作成し、タグ記憶回路８のタグアドレス情報１
０８と比較する。比滑一致がとれると、ベクトル
ストアアドレスがタグ記憶回路８に登録されてい
ることを示すのでベクトルストア動作が実行され
る主記憶装置５に対してベクトルストア動作が行
われないバツフアメモリ回路１０の内容を保証す
るためにはバツフアメモリ回路１０に保持さてい
るデータの主記憶上のブロツクアドレスを登録し
ているタグ記憶回路８のブロツクアドレスを無効
化するようタグ制御回路９に無効化すべきタグア
ドレスと無効化指示がパス１０９を介して転送さ
れる。

このようにベクトルストア指令に対するタグ登
録無効化処理を実行中に後続のスカラーデータロ
ード指令を指回路１から、パス１０６を介してス
カラーロード制御回路６が受けるとスカラーロー
ドアドレス情報がパス１１６を介して領域検出回
路１２に、またパス１１５を介してタグ記憶回路
８と、タグ登録無効化指示回路１１に、またパス
１１２を介してバツフアメモリ回路１０にそれぞ
れスカラーロード指令信号とともに転送される。
スカラーロード指令を受けとると領域検出回路１
２では一緒に送られて来るスカラーロードアドレ
スをベクトルストアアドレス領域レジスタ７の出
力１０５と比較し、スカラーロードアドレスがベ
クトルストアアドレス領域内に入つているか否か
が比較され領域内に入つていると領域内検出信号
がパス１０７を介してスカラーロード制御回路６
に送られスカラーロード動作が中断させられる。

領域内検出信号が出なければまずスカラーロー
ドアドレスがタグ記憶回路８に登録されているか
否かが調べられ、登録されていればバツフアメモ
リ回路１０から読み出されたスカラーデータがパ
ス１１３を介してスカラー演算回路１３に送られ
る。また、タグ記憶回路８にスカラーロードアド
レスが登録さていなければパス１１を介して主記
憶装置５からスカラーロードアドレスデータを含
むブロツクデータがバツフアメモリ回路１０に登
録される。タグ記憶回路８にもスカラーロードア
ドレスを含むブロツクアドレスがタグ制御回路９
の指示により登録され、バツフアメモリ回路１０
から再びスカラーロードデータを読み出しスカラ
ー演算回路１３にロードデータが送られる。

次に、第２図を使用して、さらにタグ記憶回路
８およびタグ登録無効化指示回路１１について一
実施列を説明する。

指令回路１からベクトルストア指令がパス１０
１を介してタグ登録無効化回路１１に送出される
と一緒に送られるベクトルストアの開始アドレス
Ｂ、ベクトル要素間距離Ｄおよびベクトルストア
の要素数Ｅがそれぞれ開始アドレスレジスタ２０
１、ベクトル要素間距離レジスタ２０２、および
要素数ジスタ２０３にセツトされる。

開始アドレスレジスタ２０１の出力は、切替回
路２０４を介して加算器入力レジスタ２０５に送
られ、ベクトル要素間距離レジスタ２０２の出力
は加算器２０６に送られる。加算器２０６は加算
器入力レジスタ２０５の出力とベクトル要素間距
離レジスタ２０２の出力とを加算し結果は、切替
回路２０４と、ベクトルストアアドレスレジスタ
２０７に送られる。ベクトルアドレスレジスタ２
０７の出力は、加算器２０６の結果がセツトされ
る毎に、タグ記憶回路８内のタグ検索アドレスレ
ジスタ３０１に切替回路３００を介してセツトさ
れる。またベクトルアドレスジスタ２０７にはベ
クトルストアアドレスが要素数Ｅ回数だけセツト
され、前記タグ記憶回路８にＥ回、ベクトルスト
アアドレスとして転送される。ベクトルストアア
ドレスの作成および転送は、要素数レジスタ２０
３の出力をベクトルストアアドレスの作成および
転送の都度、減算器２０９で―１し減算結果レジ
スタ２１０の出力がベクトルストアアドレス制御
回路２１１で零が検出されるまで行われる。前記
切替回路２０４，２０８および３００は、ベクト
ルストアアドレス制御回路２１１で制御する。詳
細な動作説明は、本発明とあまり関係ないので省
略する。

前記タグ検索アドレスレジスタ３０１にベクト
ルストアアドレスがセツトされると、該アドレス
の下位ブロツク内のアドレスがパス３０７を介し
てタグメモリ３０２と、タグＶセツトメモリ３０
６に送られ、該当するブロツクアドレスおよびＶ
ビツトが読み出され、比較回路２１２，２１３お
よびANDゲート２１４，２１５に送られる。本
実施例でではバツフアメモリ２はコンパーメント
（レベル）を考えている 前記比較回路２１２および２１３では、タグメ
モリ３０２の出力とタグ検索アドレスレジスタ３
０１の上位ブロツクアドレス情報とが比較され比
較結果がANDゲート２１４および２１５でタグ
Ｖビツトメモリ３０６の出力とレベル毎にAND
条件がそれぞれとられる。比較回路２１２または
２１３で比較一致がとれ、かつ該当ブロツクアド
レスの有効性を表示するタグＶビツトメモリ３０
６の出力が“１”であればレベル“０”一致フラ
グレジスタ２１８またはレベル１一致フラグレジ
スタ２１９がセツトされ、両レベルの一致信号の
論理和がORゲート２２０でとられビツト信号が
ビツト表示フラグレジススタ２１７にセツトされ
る。

ヒツト表示フラグレジスタ２１７がセツトされ
ると前記タグ検索アドレスレジスタ３０１の下位
ブロツク内アドレス情報が無効化アドレスレジス
タ２１６にセツトされタグ制御回路９にパス１０
９を介して転送される。タグ制御回路９では、ヒ
ツト表示フラグレジスタ２１７の出力をANDゲ
ート４０１でタイミング信号と論理積をとりタグ
記憶回路８の中のタグＶビツトメモリ３０６に
ANDゲート４０２の出力で示される。レベルの
Ｖビツトを“０”にセツトするように指示信号が
パス１１４を介して無効化書込アドレスレジスタ
４００の出力とともに送られる。ここでタグＶビ
ツトメモリ３０６のＶビツトを“０”にセツトす
るための書込入力は“０”レベル信号３０４の出
力が切替回路３０５で選択される。以上がタグ記
憶回路８のベクトルストアアドレスに対する無効
化処理方法の説明である。

次に本発明の特徴でもあるベクトルストアアド
レス領域レジスタ７および領域検出回路１２につ
いて第３図の実施例ブロツク図を用いて説明す
る。

指令回路１からベクトルデータストア指令がパ
ス１０１を介してベクトルストアアドレス領域レ
ジスタ７に出されると一緒に送られるベクトルス
トアの開始アドレスＢ、ベクトル要素間距離Ｄお
よびベクトルストアの要素数Ｅがそれぞれ開始ア
ドレスレジスタ６００、ベクトル要素間距離レジ
スタ６０１および要素数レジスタ６０２にセツト
される。

開始アドレスレジスタ６００の出力は加算器６
０４とベクトルストア開始アドレスレジスタ６０
６に送られる。要素間距離レジスタ６０１と要素
数レジスタ６０２の出力は乗算器６０３に入力さ
れベクトル要素間距離Ｄ×ベクトルストアの要素
数Ｅの出力が加算器６０４に入力され、加算器６
０４からは開始アドレスＢ＋ベクトル要素間距離
Ｄ×ベクトルストアの要素数Ｅの演算結果がベク
トルストア終了アドレスレジスタ６０５にセツト
される。これら２つのレジスタ６０５および６０
６の内容が有効なのは、前記ベクトルストアアド
レス制御回路２１１でベクトル残要素数が零を検
出するまでの間である。すなわち、ベクトルデー
タストア指令に対するタグ登録無効化処理実行中
だけ前記ベクトルストア開始アドレスレジスタ６
０６とベクトルストア終了アドレスレジスタ６０
５の内容は有効であり、それ以外の期間は、例え
ばクリアされていて全て“０”の値がセツトされ
ていて無効な内容を持つている。

上記レジスタ６０５および６０６にある値がセ
ツトされタグ登録無効化処理を実行中に後続のス
カラーデータロード指令が指令回路１からスカラ
ーロード制御回路６に出されると一緒に転送され
てくる。スカラーデータロードアドレス情報とと
もに、領域検出回路１２タグ記憶回路８およびバ
ツフアメモリ回路１０等へのアクセス制御信号を
発生する。スカラーロード制御回路８０１が起動
され、スカラーロードアドレス情報が領域検出回
路１２、タグ記憶回路８、バツフアメモリ回路１
０に送られる。

領域検出回路１２では減算器７００でベクトル
ストア終了アドレス６０５の出力からスカラロー
ドアドレス情報１１６が減算され結果符号が正値
であれば減算可能（キヤリーアウト）信号７０３
が出される。一方、減算器７０１では逆にスカラ
ーロードアドレス情報１１６からベクトルストア
開始アドレスレジスタ６０６の出力を減算し同様
に結果が正値であれば減算可能（キヤリーアウ
ト）信号７０４が出される。

すなわち信号７０３と信号７０４が、ANDゲ
ート７０２でAND条件がとられれば、スカラー
ロードアドレスがベクトルストア開始アドレスと
ベクトルストア終了アドレスの間に入つているこ
とを意味する。このケースではスカラーデータロ
ードアドレスと、ベクトルデータアドレスが一致
する可能性があり、タグ登録無効化処理が終了す
る前にスカラーデータロードを実行するとベクト
ルストアで主記憶装置５の内容が変更されようと
しているのにその変更前のバツフアメモリ回路１
０の内容をロードしてしまう結果となる。そこで
上記ANDゲート７０２でAND条件がとられれば
スカラーロード制御回路６にスカラーロード処理
を中断するようスカラーロード抑止信号１０７を
出す。

発明の効果 本発明には、ベクトルストア指令動作処理中に
後続のスカラーロード指令を実行できるという効
果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示す図、第２図は
第１図のタグ登録無効化指示回路とタグ記憶回路
との詳細な構成を示す図、第３図は第１図のベク
トルストアアドレス領域レジスタと領域検出回路
の詳細な構成を示す図である。 第１図から第３図において、１……指令回路、
２，３，４……ベクトル演算処理装置、５……主
記憶装置、６……スカラーロード制御回路、７…
…ベクトルストアアドレス領域レジスタ、８……
タグ記憶回路、９……タグ制御回路、１０……バ
ツフアメモリ回路、１……タグ登録無効化指示回
路、１２……領域検出回路、１１３……スカラー
演算回路、１４……スカラ演算処理装置、２０１
……開始アドレスレジスタ、２０２……ベクトル
要素間距離レジスタ、２０３……要素数レジス
タ、２０４……切替回路、２０５……加算器入力
レジスタ、２０６……加算器、２０７……ベクト
ルストアアドレスレジスタ、２０８……切替回
路、２０９……減算器、２１０……減算結果レジ
スタ、２１１……ベクトルストアアドレス制御回
路、２１２，２１３……比較回路、２１４，２１
５……ANDゲート、２１６……無効化アドレス
レジスタ、２１７……ヒツト表示フラグレジス
タ、２１８……レベル０一致フラグレジスタ、２
１９……レベル１一致フラグレジスタ、２２０…
…ORゲート、３００……切替回路、３０１……
タグ検索アドレスレジスタ、３０２……タグメモ
リ、３０３……“１”レベル信号、３０４……
“０”レベル信号、３０５……切替回路、３０６
……タグＶビツトメモリ、４００……無効化書込
アドレスレジスタ、４０１……ANDゲート、４
０２……ANDゲート、６００……開始アドレス
レジスタ、６０１……ベクトル要素間距離レジス
タ、６０２……要素数レジスタ、６０３……乗算
器、６０４……加算器、６０５……ベクトルスト
ア終了アドレスレジスタ、６０６……ベクトルス
トア開始アドレスレジスタ、７００……減算器、
７０１……減算器、７０２……ANDゲート、７
０３，７０４……減算可能信号、８０１……スカ
ラロード制御回路、１０７……スカラロロード抑
止信号。

Claims (1)

1. 【特許請求の範囲】 １ 主記憶装置と、 この主記憶装置との間で少なくとも１つのデー
   タ送受信パスを持ち前記主記憶装置の複数のベク
   トル要素データを同時にアクセスすることのでき
   る少なくとも１つのベクトル演算処理装置と、 前記主記憶装置との間でデータの送受信パスを
   持つスカラー演算処理装置と、 プログラム命令に従つて前記ベクトル演算処理
   装置または、スカラー演算処理装置に対してベク
   トルデータまたはスロラーデータのロード、スト
   ア動作指令を出す指令手段とを有する情報処理シ
   ステムにおいて、 前記主記憶装置との間でデータ送受信パスを持
   ち、前記主記憶装置のデータの一部の写しを記憶
   するバツフアメモリ手段と、 このバツフアメモリ手段の格納データに対応す
   る前記主記憶装置のブロツクアドレス情報を登録
   するタグ記憶手段と、 このタグ記憶手段にブロツクアドレス情報の新
   規登録または登録アドレスの無効化処理を制御す
   るタグ制御手段と、 前記指令手段からのベクトルデータストア動作
   指令に応答し該指令に伴なつて発生される複数の
   ベクトル要素データに対するそれぞれのストアア
   ドレスが、前記タグ記憶手段に登録されているか
   否かをチエツクし登録されている場合には前記タ
   グ制御手段に登録アドレスの無効化を指示するタ
   グ登録無効化指示手段と、 前記ベクトルストア動作指令および該指令に伴
   なつて発生されるベクトルストアの開始アドレ
   ス、ベクトル要素データ間の距離、およびベクト
   ルストアの要素数に基づき、ベクトルストアが実
   行される主記憶上のストア開始アドレスおよびス
   トア終了アドレスを領域として記憶するベクトル
   ストア領域格納手段と、 前記ベクトルデータストア指令に応答して前記
   タグ登録無効化指示手段の動作完了前に前記指令
   手段からの後続のスカラーデータロード指令を受
   けとると、該指令に伴なつて受けとられるスカラ
   ーデータロードアドレスが前記ベクトルストア領
   域格納手段で示されるアドレス領域内にあるか否
   かをチエツクし、領域内にあれば領域内検出信号
   を出力する領域検出手段と、 前記指令手段、バツフアメモリ手段、タグ記憶
   手段とそれぞれ接続され、前記領域検出手段から
   領域内検出信号を受けると、スカラーロード指令
   処理を中断するよう制御するスカラーロード制御
   手段とを含むことを特徴とする情報処理システ
   ム。