JPS6079467A - 情報処理システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はベクトルデータストア処理中のスカラ従来技術 バッファメモリ回路を持つスカラー演算処理装置と主記
憶装置に対して複数個のインターフェースを持ち、複数
のベクトル要素データを同時にアクセスすることのでき
る並列ベクトル演算処理装置とを有する情報処理システ
ムにおいて、ベクトル演算処理装置が行なうベクトル要
素の主記憶装置に対するストア動作に対応して、スカラ
ー演算処理装置で持っているバッファメモリ回路の内容
を保証するために、ベクトルストアアドレスをバッファ
メモリ回路、タグ記憶回路に送シバッファメモリにベク
トルストアアドレスに対応したデータが登録されている
か否かチェックし登録されていればタグ記憶回路に登録
されている該当アドレスを無効化する無効化回路を持た
せる方式は従来から知られている。一般にはこの無効化
動作は、実際の主記憶装置へのベクトル要素ストア動作
とは独立に行なわ扛、かつ、無効化動作の処理効率を向
上させる為複数個の無効化回路を持たせる方法等も知ら
れている。

しかしながら、ベクトルストア命令に対応して無効化動
作の処理効率を向上させるだりでは、ベクトルストア命
令の後続命令、特にスカラロード命令の高速化は行なえ
ない。すなわち、ベクトルストア処理中（ベクトルスト
ア動作および無効化処理動作中）には後続のスカラロー
ド命令はたとえ、バッファメモリ回路に要求しているス
カラーデータが存在する場合もバッファメモリ回路のデ
ータ保証が終了するまで実行を中断しているため、スカ
ラー命令の冒速化が行なえないという欠点がおる。

発明の目的 ベクトル演算命令におけるベクトル要素のストア動作は
、■連続番地へのストア動作、■−一足距離番地毎のス
トア動作、■ランダムな番地へのストア動作に大別され
るが■と■のストア動作が殆んどである。本発明の目的
は連続番地へのストア動作および一足距離番地毎へのス
トア動作中はストアアドレスの開始アドレスと終了アド
レスを前もって計算しベクターストアアドレス領域レジ
ス麿−ｖｒ侃洩１小鮪θ）ズナラｅｘ　−ｋ”会合のロ
ート９アドレスがペクタストアアドレス領域内に入って
いなければベクトルストア処理の追い越し処理を可能に
した情報処理システムを提供することにある。

発明の構成 本発明のシステムは、主記憶装置とこの主記憶装置との
間でデータ送受信パスを持ちこの主記憶装置のデータの
一部の写しを記憶するバッファメモリ手段と、該バッフ
ァメモリ手段の格納データに対応する前記主記憶装置の
ブロックアドレス情報を登録するタグ記憶手段と、この
タグ記憶手段にブロックアドレス情報の新規登録または
登録アドレスの無効化を制御するタグ制御手段と、プロ
グラム命令に従ってベクトルデータまたはスカラーデー
タのロード、ストア動作指令を出す指令手段と、該指令
手段からのベクトルストア動作指令に応答し、該指令に
伴なって発生さ扛る複数のベクトル要素データに対する
夫々のストアアドレスが前記タグ記憶手段に登録さ１て
いるか否かをチェックし、登録さ扛ている場合には、前
記タグ制両手段に登録アドレスの無効化を指示するタグ
登録無効化指示手段と、前記ベクトルストア動作指令お
よび該指令に伴なって発生さ扛るベクトルストアの開始
アドレス、ベクトル要素データ間の距離およびベクトル
ストアの要素数に基づきベクトルストアが実行さ■る主
記憶上のストア開始アドレスおよびストア終了アドレス
領域内域て記憶するベクトルストア領域格納手段と、前
記ベクトルデータストア指令に応答して前記タグ登録無
効化指示手段の動作完了前に前記指令手段から後続のス
カラーデータロード指令？受けとると該指令に伴なって
受けとるスカラーデータロードアドレスが前記ベクトル
ストア領域格納手段で示さするアドレス領域内にあるか
否かをチェックし領域内にあルば領域内検出信号を出力
する領域検出手段と、前記指令手段、バッファメモリ手
段、タグ記憶手段とそ扛ぞ扛接続さ扛、前記領域検出手
段から領域内検出信号を受けると、スカラーロード指令
処理を中継するよう制御するスカラー制御手段とを含む
。

発明の実施例 次に本発明について、図面を参照しながら説明する。

第１図を参照すると、本発明の一実施例は、指令回路ｌ
、複数のベクトル演算処理装置２．３および４．主記憶
装置５．ヌカ２−ロード制御回路６、ベクトルストアア
ドレス領域レジスタ７、タグ回路８．タグ制仰回路９．
バッファメモリ回路１０、タグ登録無効化指示回路１１
．領域検出回路１２．およびスカラー演算回路１３から
構成されている。

第２図を参照すると、前記タグ登録無効化指示回路１１
は、開始アドレスレジスタ２０１．ベクトル要素ｎＪｌ
距離レジスタ２０２．要素数レジスタ２０３、切替回路
２０４．加算器入力レジスタ２０５゜加算器２０６．ベ
クトルアドレスレジスタ２０７゜切替回路２０８．減算
器２０９．減算結果レジスタ２１Ｏ，ベクトルストアア
ドレス制御回路２１１゜切替回路３００の一部、および
タグ検出アドレスレジスタ３０１から構成さルている。

前記タグ記憶回路８は切替回路３００．の一部、タグ検
出アドレスレジスタ３０１の一部、タグメモリ３０２、
″″ｌ＃レベル信号３０３．１０″レベル信号３０４、
切替回路３０５、およびタグＶビットメモリ３０６から
構成さ扛ている。

前記タグ制御回路９は書込アドレスレジスタ４０６、お
よびＡＮＤグー）　４０１および４０２がら構成されて
いる。

前記ベクトルストアアドレスＩＪｔ域レジスタ７は、開
始アドレスレジスタ６００．ベクトル要素間距離レジス
タ６０１１要素数レジスタ６０２％乗算器６０３、加算
器６０４、ベクトル終了アドレスレジスタ６０５および
ベクトルストア開始アドレスレジスタ６０６から構成さ
れている。前記領域検出回路１２は減算器７００および
７０１およびＡＮＤゲー）　７０２がら構成さ扛ている
。

次にこの実施例の動作を詳細に説明する。

指令回路ｌからベクトルデータストア指令がパス１０１
を介してベクトル演算処理装置２．３゜４およびベクト
ルストアアドレス領域レジスタ７、およびタグ登録無効
化回路１１に転送されるとベクトル演算処理装置２，３
および４は、ノクス１０２゜１０３および１０４を介し
て主記憶装置５に対してベクトルストア動作を実行する
。ベクトルストアアドレス領域レジスタ７では、パス１
０１を介して送られてくるベクトルストアの開始アドレ
スａ３）。

ベクトル要素間距離０およびベクトルストアの要素数（
０の情報からベクトルストア開始アドレス出）ト終了ア
ドレス＝開始アドレス０＋ベクトル要素間距離（ト）×
ベクトルストアの要素数＠を計算し結果を保持する。ま
た、タグ登録無効化回路１１では、パス１０１を介して
送ら几てくるベクトルストア情報からベクトルストアア
ドレス（ハ）、ＣＢ十Ｄ）。

ＣＢ＋２Ｄ）ｓ−・・・・・ＣＢ＋ＥＸＤ）を作成し、
タグ記憶回路８のタグアドレス情報１０８と比較する。

比滑一致がとれると、ベクトルストアアドレスがタグ記
憶回路８に登録さ１ていることを示すのでベクトルス“
ドア動作が実行さｎる主記憶装置５に対してベクトルス
トア動作が行なわ扛ないバックアメモリ回路１０の１各
を保証するためにはバックアメモリ回路１０に保持され
ているデータの主記憶上のブロックアドレスを登録して
いるタグ記憶回路８のブロックアドレスを無効化するよ
うタグ制御回路９に無効化すべきタグアドレスと無効化
指示がパス１０９を介して転送さ扛る。

このようにベクトルストア指令に対するタグ登録無効化
処理を実行中に後続のスカラーデータロード指令を指令
回路ｌから、パス１０６を介してスカラーロード制御回
路６が受けるとスカラーロードアドレス情報がパス１１
６に介して領域検出回路１２ｖｃ％またパス１１５′ｆ
：介してタグ記憶回路８と、タグ登録無効化指示回路１
１に、またパス１１２を介してバッファメモリ回路１０
にそ几ぞれスカラーロード指令信号とともに転送さｎる
。

スカラーロード指令金堂けとると領域検出回路１２では
一緒に送ら扛て来るスカラーロードアドレスをベクトル
ストアアドレス領域レジスタ７の出力１０５と比較し、
スカラーロードアドレスがベクトルストアアドレス領域
内に入っているか否かが比較され領域内に入っていると
領域内検出信号がパス１０７を介してスカラーロード制
御回路６に送られスカラーロード動作が中断させられる
。

領域内検出信号が出なければまずスカラーロードアドレ
スがタグ記憶回路８に登録さ扛ているか否かが調べられ
、登録されていればバッファメモリ回路ｌＯから読み出
さ扛たスカラーデータがパス１１３を介してスカラー演
算回路１３に送られる。また、タグ記憶回路８にスカラ
ーロードアドレスが登録されていなければパス１１を介
して主６己憶装置５からスカラーロードアドレスデータ
金倉むブロックデータがバッファメモリ回路１０に登録
さ牡る。タグ記憶回路８にもスカラーロードアドレスを
含むグロックアドレスがタグ制御回路９の指示によシ登
録され、ノ；ツファメモリ回路ｌＯから再びスカラーロ
ードデータを読み出しヌカ２−演算回路１３にロードデ
ータが送られる。

次に、第２図を使用して、さらにタグ記憶回路８および
タグ登録無効化指示回路１１について一実施例を説明す
る。

指令回路ｌからベクトルストア指令がノ（ス１０１を介
してタグ登録無効化団路１１１Ｃ送出さすると一緒に送
られるベクトルストアの開始アドレス卸。

ベクトル要素間距離の）およびベクトルストアの要素数
（ト）がそ扛ぞれ開始アドレスレジスタ２０１、ベクト
ル要素間距離レジスタ２０２、および要素数レジスタ２
０３にセットされる。

開始アドレスレジスタ２０１の出力は、切替回路２０４
を介して加算器入力レジスタ２０５に送らｎｓベクトル
要素間距離レジスタ２０２の出力は加算器２０６に送ら
ｎる。加算器２０６は加算器入力レジスタ２０５の出力
とベクトル要素間距離レジスタ２０２の出力とを加算し
結果は、切替回路２０４と、ベクトルストアアドレスレ
ジスタ２０７に送られる。ベクトルアドレスレジスタ２
０１の出力は、加算器２０６の結果がセットさルる毎に
、タグ記憶回路８内のタグ検索アドレスレジスタ３０１
に切替回路３００を介してセットさｎる。

ｔｒｃベクトルアドレスレジスタ２０７にはベクトルス
トアアドレスが要素数（匂回数だけセットされ、前記タ
グ記憶回路８にの）回、ベクトルストアアドレスとして
転送さ肛る。ベクトルストアアドレスの作成および転送
は、要素数レジスタ２０３の出力をベクトルストアアド
レスの作成および転送の［［、減算器２０９で−ｌし減
算結果レジスタ２１０（１り　出力−１）ｉベクトルス
トアアドレス制御回路２１１で零が検出さ■るまで行わ
する。前記切替回路２０４．２０８および３００は、ベ
クトルストアアドレス制御回路２１１で制御する。詳ａ
　ｆｘ　ｔＩＩＩ作説明は、本発明とあまシ関係ないの
で省略する。

前記タグ検索アドレスレジスタ３０１にベクトルストア
アドレスがセットさｒると、該アドレスの下位ブロック
内アドレスがパス３０７を介してタグメモリ３０２と、
タグＶセットメモリ３０６に送ら扛、該当するブロック
アドレスおよびｖビットが読み出され、比較回路２１２
，２１３およびＡＮＤゲート２１４，２１５に送られる
。本実施例テハハツファメモリは２コンノく−メント（
レベル）ｆｌ−考えている。

前記比較回路２１２および２１３では、タグメモリ３０
２の出力とタグ検索アドレスレジスタ３０１の上位ブロ
ックアドレス情報とが比較され比較結果がＡＮＤゲー）
２１４および２１５でタグｖビットメモリ３０６の出力
とレベル毎にＡＮＤ栄件がそｎぞれとられる。比較回路
２１２または２１３で比較一致がとｊＬ、かつ該当ブロ
ックアドレスの有効性を表示するタグｖビットメモリ３
０６の出力が′１″であ扛ばレベル＠０″一致フラグレ
ジスタ２１８またはレベルｌ一致フラグレジスタ２１９
がセットさｎ１両レベルの一致信号の論理和が０几ゲー
ト２２０でとられビット信号がビット表示フラグレジス
タ２１７にセットさ扛る。

ヒツト表示フラグレジスタ２１７がセットさ扛ると前記
タグ検索アドレスレジスタ３０１の下位ブロック内アド
レス情報が無効化アドレスレジスタ２１６にセットされ
タグ制御回路９にパス１０９を介して転送される。タグ
制御回路９では、ヒツト表示フラグレジスタ２１７の出
力をＡＮＤゲート４０１でタイミング信号と論理積をと
りタグ記憶回路８の中のタグＶビットメモリ３０６にＡ
ＮＤゲ−）４０２の出力で示される。レベルのＶビット
を＠０″にセットするように指示信号がパス１１４を介
して無効化書込アドレスレジスタ４００の出力とともに
送らｎる。ここでタグｖビットメモリ３０６のＶビット
を１０”にセットするための書込入力は＠Ｏ”レベル信
号３０４の出力が切替回路３０５で選択される。以上が
タグ記憶回路８のベクトルストアアドレスに対する無効
化処理方法の説明である。

次に本発明の特徴でもあるベクトルストアアドレス領域
レジスタ７および領域検出回路１２Ｖこついて第３図の
実施例ブロック図を用いて説明する。

指令回路ｌからベクトルデータストア指令がパス１０１
全介してベクトルストアアドレス領域レジスタ７に出さ
れると一緒に送らｎるベクトルストアの開始アドレスａ
３）、ベクトル要素間距離（ロ）およびベクトルストア
の要素数■がそれぞれ開始アドレスレジスタ６００．ベ
クトル要素間距離レジスタ６０１および要素数レジスタ
６０２にセットされる。

開始アドレスレジスタ６００の出方は加算器６０４とベ
クトルストア開始アドレスレジスタ６０６に送ら牡る。

要素間距離レジスタ６０１と要素数レジスタ６０２の出
力は乗算器６０３に入力されベクトル要素間距離（財）
×ベクトルストアの要素数（Ｑの出力が加算器６０４に
入力され、加算器６０４からは開始アドレス串）＋ベク
トル要素間距離◎×ベクトルストアの要素数頭の演算結
果がベクトルストア終了アドレスレジスタ６０５にセッ
トさ１する。こｔしら２つのレジスタ６０５および６０
６の内容が有効なのは、前記ベクトルストアアドレス制
御回路２１１でベクトル残要素数が零全検出するまでの
間である。すなわち、ベクトルデータストア指令に対す
るタグ登録無効化処理実行中だけ前記ベクトルストア開
始アドレスレジスタ６０６とベクトルストア終了アドレ
スレジスタ６０５の内容は有効であ勺、それ以外の期間
は、例えばり、リアさｎていて全て１０”の値がセット
さ扛ていて熱動な内容を持っている。

上記レジスタ６０５および６０６にある値がセットさ几
タグ登録無効化処理を実行中に後続のヌカ２−データロ
ード指令が指令回路１からスカラーロード制御回路６に
出さｎると一緒に転送されてくる。スカラーデータロー
ドアドレス情報とともに、領域検出回路１２タグ記憶回
路８およびバッファメモリ回路ｌＯ等へのアクセス制御
信号を発生する。スカラロード制御回路８０１が起動さ
れ、スカラーロードアドレス情報が領域検出回路１２、
タグ記憶回路８、バッファメモリ回路１０に送られる。

領域検出回路１２では減算器７００でベクトルストア終
了アドレス６０５の出力からスカラーロードアドレス情
報１１６が減算され結果符号が正値であれば減算可能（
キャリーアウト）信号７０３が出さｎる。一方、減算器
７０１では逆にスカラーロードアドレス情報１１６から
ベクトルストア開始アドレスレジスタ６０６の出方全減
算し同様に結果が正値であれば減算可能（キャリーアウ
ト）信号７０４が出さ扛る。

すなわち信号７０３と信号７０４が、ＡＮＤゲート７０
２でＡＮＤ％件がとらｎれば、スカラーロードアドレス
がベクトルストア開始アドレスとベクトルストア終了ア
ドレスの間に入っていることを意味する。このケースで
はスカラーデータロードアドレスと、ベクトルデータア
ドレスが一致する可能性が６９、タグ登録無効化処理が
終了するＫｌにスカラーデータロードを実行するとベク
トルストアで主記憶装置５の内容が変更さｎようとして
いるのにその変更前のバッファメモリ回路ｌＯの内容を
ロードしてしまう結果となる。そこで上記ＡＮＤゲート
７０２でＡＮＤ条件がとら扛れはスカラーロード制御回
路６にスカラーロード処理を中断するようスカラーロー
ド抑止信号１０７を出す。

発明の効果 本発明には、ベクトルストア指令動作処理中に後続のス
カラーロード指令全実行できるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示す図、第２図は４１１１
１のタグ登録無効化指示回路とタグ記憶回路との詳細な
構成を示す図、第３図は第１図のベクトルストアアドレ
ス領域レジスタと領域検出回路の詳細な構成全示す図で
ある。 第１図から第３図において、ｌ・・・・・・指令回路、
２、　３．　４・・・・・・ベクトル演算処理装置、５
・・・・・・主記憶装置、６・・・・・・スカラーロー
ド制御回路、７・・・・・・ベクトルストアアドレス領
域レジスタ、８・・・・・・タグ記憶回路、９・・・・
・・タグ制御回路、１０・・・・・・ノ（ラフアメモリ
回路、１１・・・・・・タグ登録無効化指示回路、１２
・・・・・・領域検出回路、１３・・・・・・スカラー
演算回路、１４・・・・・・スカラ演算処理装置、２０
１・・・・・・開始アドレスレジスタ、２０２・・・・
・・ベクトル要紫間距離レジスタ、２０３・−・・・・
を素数レジスタ、２０４・・・・・・切替回路、２０５
・・・・・・加算器入力レジスタ、２０６・・・・・・
加算器、２０７・・・・・・ベクトルストアアドレスレ
ジスタ、２０８・・・・・・切替回路、２０９・・・・
・・減算器、２１Ｏ・・・・・・減算結果レジスタ、　
２１１・・・・・・ベクトルストアアドレス制御回路、
２１２゜２１３・・・・・・比較回路、２１４．２１５
−・・・・・ＡＮＤゲー）、２１６・・・・−・無効化
アドレスレジスタ。 ２１７・・・・・・ヒツト表示フラグレジスタ、２１８
・・・・・・レベルｏ−ｔフ２グレジスタ、２１９・・
・・・・レベルｌ一致フラグレジスタ、２２０・・・・
・・Ｏ１ｔゲート、３００・・・・・・切替回路、３０
１・・・・・・タグ検索アドレスレジスタ、３０２・・
・・・・タグメモ１ハ　３０３・・・・・・″ｌルベル
信号、３０４・・・・・・′０”レベル信号、３０５・
・・・・・切替回路、３０６・・・・・・タグｖピット
メモ１ハ　４００・・・・・・焦効化書込アドレスレジ
スタ、４０１・・・・・・ＡＮＩ）ゲート、４０２・−
・・・・ＡＮＤゲート、６００・・・・・・開始アドレ
スレジスタ、６０１・・・・・・ベクトル要素間距離レ
ジスタ、６０２・・・・・・要素数レジスタ、６０３・
・・・・・乗算器、６０４・・・・・・加算器。 ６０５・・・・・・ベクトルストア終了アドレスレジス
タ、６０６・・・・・・ベクトルストア開始アドレスレ
ジスタ、７００・・・・・・減算器、７０１・・・・・
・減算器、７０２・・・・・・ＡＮＩ）ゲート、７０３
，７０４・・・・・・減算可能信号。

Claims (1)

1. 【特許請求の範囲】 主記憶装置と。 この主記憶装置との間で少なくとも１つのデータ送受信
   パスを持ち前記主記憶装置の複数のベクトル要素データ
   を同時にアクセスすることのできる少なくとも１つのベ
   クトル演算処理装置と、前記主記憶装置との間でデータ
   の送受信パスを持つスカラー演算処理装置と。 プログラム命令に従って前記ベクトル演算処理装置また
   は、スカラー演算処理装置に対してベクトルデータまた
   はスロラーデータのロード、ストア動作指令を出す指令
   手段とを有する情報処理システムにおいて、 前記主記憶装置との間でデータ送受信パスを持ち、前記
   主配憶装置のデータの一部のＸ１ｌ−記（音するバッフ
   ァメモリ手段と。 このバッファメモリ手段の格納データに対応する前記主
   記憶装置のブロックアドレス情報を登録するタグ記憶手
   段と、 このタグ記憶手段にブロックアドレス情報の新規登録ま
   たは登録アドレスの無効化処理を制御するタグ制御手段
   と、 前記指令手段からのベクトルデータストア動作指令に応
   答し該指令に伴なって発生される複数のベクトル要素デ
   ータに対するそｎぞれのストアアドレスが、前記タグ記
   憶手段に登録さ几ているか否かをチェックし登録さｎて
   いる場合には前記タグ制御手段に登録アドレスの無効化
   を指示するタグ登録無効化指示手段と、 前記ベクトルストア動作指令および該指令に伴なって発
   生されるベクトルストアの開始アドレス、ベクトル要素
   データ間の距離、およびベクトルストアの要素数に基づ
   き、ベクトルストアが実行される主記憶上のストア開始
   アドレスおよびストア終了アドレスを領域として記憶す
   るベクトルストア領域格納手段と、 前記ベクトルデータストア指令に応答して前記タグ登録
   −動体指示手段の動作完了前に前記指令手段から後続の
   スカラーデータロード指令を受けとると、該指令に伴な
   って受けとられるスカラーデータロードアドレスが前記
   ベクトルストア領域格納手段で示されるアドレス領域内
   にあるか否かをチェックし、領域内にあ扛ば領域内検出
   信号を出力する／領域検出手段と、 前記指令手段、バッファメモリ手段、タグ記憶手段とそ
   ｎぞれ接続され、前記領域検出手段から領域内検出信号
   を受けると、スカラーロード指令処理を中断するよう制
   御するメカ２−ロード制御手段とを含むことを特徴とす
   る情報処理システム。