JPH0156531B2 - - Google Patents
Info
- Publication number
- JPH0156531B2 JPH0156531B2 JP56118154A JP11815481A JPH0156531B2 JP H0156531 B2 JPH0156531 B2 JP H0156531B2 JP 56118154 A JP56118154 A JP 56118154A JP 11815481 A JP11815481 A JP 11815481A JP H0156531 B2 JPH0156531 B2 JP H0156531B2
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- region
- base
- mesh
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
- H10D62/133—Emitter regions of BJTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
- H10D84/121—BJTs having built-in components
- H10D84/125—BJTs having built-in components the built-in components being resistive elements, e.g. BJT having a built-in ballasting resistor
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置に関し、特にエミツタ領域
の平面パターン形状が網目状とされたトランジス
タ素子に関する。高周波高出力用半導体装置の一
つとしてエミツタ領域の平面パターン形状が網目
状とされたトランジスタ、いわゆるメツシユエミ
ツタトランジスタが実用化されている。
の平面パターン形状が網目状とされたトランジス
タ素子に関する。高周波高出力用半導体装置の一
つとしてエミツタ領域の平面パターン形状が網目
状とされたトランジスタ、いわゆるメツシユエミ
ツタトランジスタが実用化されている。
かかるメツシユエミツタトランジスタは従来第
１図に示される構造を有している。同図ｂはａの
Ａ−A′断面を示す。
１図に示される構造を有している。同図ｂはａの
Ａ−A′断面を示す。
同図において、１はコレクタ領域を構成するＮ
型シリコン基板、２は該シリコン基板１の一方の
主面にアクセプタ不純物の選択拡散あるいは全面
拡散によつて形成されたＰ型ベース領域、３は該
Ｐ型ベース領域２にドナー不純物の選択拡散によ
つて形成されたN+型エミツタ領域である。かか
るN+型エミツタ領域３は網目状の平面形状を有
する。
型シリコン基板、２は該シリコン基板１の一方の
主面にアクセプタ不純物の選択拡散あるいは全面
拡散によつて形成されたＰ型ベース領域、３は該
Ｐ型ベース領域２にドナー不純物の選択拡散によ
つて形成されたN+型エミツタ領域である。かか
るN+型エミツタ領域３は網目状の平面形状を有
する。
また、４はシリコン基板の表面を覆う二酸化シ
リコン（SiO2）からなる絶縁皮膜、５はベース
引出し電極、６はエミツタ引出し電極、７はコレ
クタ電極である。
リコン（SiO2）からなる絶縁皮膜、５はベース
引出し電極、６はエミツタ引出し電極、７はコレ
クタ電極である。
更に１２ａ，１２ｂは絶縁皮膜４に設けられた
ベース電極窓、１３ａ，１３ｂ…は同じく絶縁皮
膜４に設けられたエミツタ電極窓である。更に１
４ａ，１４ｂ…はP+型ベースコンタクト領域
（ベース補償拡散領域）である。
ベース電極窓、１３ａ，１３ｂ…は同じく絶縁皮
膜４に設けられたエミツタ電極窓である。更に１
４ａ，１４ｂ…はP+型ベースコンタクト領域
（ベース補償拡散領域）である。
このようなメツシユエミツタトランジスタにあ
つては、例えば高周波帯域において大電力が扱え
るようエミツタ領域の単位面積当りの電流密度を
低下させるためにエミツタストライプの幅が広く
された場合に、網目状エミツタ領域の交点の中央
部直下からベース電極接続部方向（例えば図面上
Ａ−A′線に沿う方向）に向うエミツタ領域３下
のベース領域の抵抗、すなわちベース引出し抵抗
（rbb′）が大きな値となつてしまう。
つては、例えば高周波帯域において大電力が扱え
るようエミツタ領域の単位面積当りの電流密度を
低下させるためにエミツタストライプの幅が広く
された場合に、網目状エミツタ領域の交点の中央
部直下からベース電極接続部方向（例えば図面上
Ａ−A′線に沿う方向）に向うエミツタ領域３下
のベース領域の抵抗、すなわちベース引出し抵抗
（rbb′）が大きな値となつてしまう。
このため、当該メツシユエミツタトランジスタ
にあつては、スイツチング速度の低下、並びにス
イツチング時におけるエミツタ領域の交点中央部
直下への電流集中による破壊等を招いてしまう。
にあつては、スイツチング速度の低下、並びにス
イツチング時におけるエミツタ領域の交点中央部
直下への電流集中による破壊等を招いてしまう。
本発明はこのような従来のメツシユエミツタト
ランジスタの有する欠点を除去して高速スイツチ
ング性並びに高破壊耐量を得ることができるメツ
シユエミツタトランジスタを提供しようとするも
のである。
ランジスタの有する欠点を除去して高速スイツチ
ング性並びに高破壊耐量を得ることができるメツ
シユエミツタトランジスタを提供しようとするも
のである。
このため本発明によれば、一導電型コレクタ領
域と、該コレクタ領域に形に形成された反対導電
型ベース領域と、該ベース領域に形成され、網目
状の平面形状を有して該網目に該ベース領域が表
出してなる一導電型エミツタ領域とを備えてなる
半導体装置において、前記エミツタ領域の該網目
の交点の中央部に該ベース領域が表出してなるこ
とを特徴とする半導体装置が提供される。
域と、該コレクタ領域に形に形成された反対導電
型ベース領域と、該ベース領域に形成され、網目
状の平面形状を有して該網目に該ベース領域が表
出してなる一導電型エミツタ領域とを備えてなる
半導体装置において、前記エミツタ領域の該網目
の交点の中央部に該ベース領域が表出してなるこ
とを特徴とする半導体装置が提供される。
以下本発明を実施例をもつて説明する。
第２図は本発明による半導体装置の構造を示
す。同図ｂはａのＢ−B′断面を示す。
す。同図ｂはａのＢ−B′断面を示す。
同図において、１０１はコレクタ領域を構成す
るＮ型シリコン基板、１０２は該シリコン基板１
０１の一方の主面にアクセプタ不純物、例えば硼
素Ｂの選択拡散あるいは全面拡散によつて形成さ
れたＰ型ベース領域、１０３は該Ｐ型ベース領域
１０２にドナー不純物、例えば燐Ｐの選択拡散に
よつて形成されたN+型エミツタ領域である。か
かるエミツタ領域１０３は網目状の平面形状を有
し、かつ係る網目の交点部分の中央には該エミツ
タ領域が形成、配設されずベース領域１０２の一
部１０２′が表出される形状とされる。
るＮ型シリコン基板、１０２は該シリコン基板１
０１の一方の主面にアクセプタ不純物、例えば硼
素Ｂの選択拡散あるいは全面拡散によつて形成さ
れたＰ型ベース領域、１０３は該Ｐ型ベース領域
１０２にドナー不純物、例えば燐Ｐの選択拡散に
よつて形成されたN+型エミツタ領域である。か
かるエミツタ領域１０３は網目状の平面形状を有
し、かつ係る網目の交点部分の中央には該エミツ
タ領域が形成、配設されずベース領域１０２の一
部１０２′が表出される形状とされる。
また１０４シリコン基板の表面を覆う二酸化シ
リコン（SiO2）等からなる絶縁皮膜、１０５は
アルミニウム（Al）からなるベース引出し電極、
１０６は同じくアルミニウムからなるエミツタ引
出し電極、１０７はコレクタ電極である。複数の
ベース引出し電極１０５は共通にベース電極パツ
ド１０８に接続され、また複数のエミツタ引出し
電極１０６も共通にエミツタ電極パツド１０９に
接続される。更に１１２ａ，１１２ｂ…は絶縁皮
膜１０４に設けられたベース電極窓、１１３ａ，
１１３ｂ…は同じく絶縁皮膜１０４に設けられた
エミツタ電極窓である。更に１１４ａ，１１４ｂ
…はP+型ベースコンタクト領域（ベース補償拡
散領域）を示す。
リコン（SiO2）等からなる絶縁皮膜、１０５は
アルミニウム（Al）からなるベース引出し電極、
１０６は同じくアルミニウムからなるエミツタ引
出し電極、１０７はコレクタ電極である。複数の
ベース引出し電極１０５は共通にベース電極パツ
ド１０８に接続され、また複数のエミツタ引出し
電極１０６も共通にエミツタ電極パツド１０９に
接続される。更に１１２ａ，１１２ｂ…は絶縁皮
膜１０４に設けられたベース電極窓、１１３ａ，
１１３ｂ…は同じく絶縁皮膜１０４に設けられた
エミツタ電極窓である。更に１１４ａ，１１４ｂ
…はP+型ベースコンタクト領域（ベース補償拡
散領域）を示す。
このようなメツシユエミツタトランジスタにあ
つては、前述の如く網目状エミツタ領域１０３の
交点部分の中央においては、エミツタ領域が形
成、配設されずベース領域の一部１０２′が表出
される。かかる構成によれば、該ベース領域１０
２′におけるベース抵抗は該ベース領域１０２′が
厚いことからして十分に低く、ベース抵抗はエミ
ツタ領域１０３直下のベース領域における抵抗の
みとなる。
つては、前述の如く網目状エミツタ領域１０３の
交点部分の中央においては、エミツタ領域が形
成、配設されずベース領域の一部１０２′が表出
される。かかる構成によれば、該ベース領域１０
２′におけるベース抵抗は該ベース領域１０２′が
厚いことからして十分に低く、ベース抵抗はエミ
ツタ領域１０３直下のベース領域における抵抗の
みとなる。
したがつて、ベース引出し抵抗（rbb′）が低下
されて、更にスイツチング時にエミツタ領域１０
３直下に残存し蓋積される電荷の量が低減される
ためエミツタ領域１０３への電流集中も低減され
る。またスイツチング時のエミツタ領域中央部へ
の電流集中はベース領域１０２′に接するエミツ
タ領域１０３の周縁部に分散されるために、前記
従来構造の如く網目状エミツタ領域の交点中央に
電流の集中を生ぜず、大きな破壊耐量を得ること
ができる。
されて、更にスイツチング時にエミツタ領域１０
３直下に残存し蓋積される電荷の量が低減される
ためエミツタ領域１０３への電流集中も低減され
る。またスイツチング時のエミツタ領域中央部へ
の電流集中はベース領域１０２′に接するエミツ
タ領域１０３の周縁部に分散されるために、前記
従来構造の如く網目状エミツタ領域の交点中央に
電流の集中を生ぜず、大きな破壊耐量を得ること
ができる。
前記第２図に示される構造において、
Ｎ型コレクタ領域１０１の比抵抗 100〔Ωcm〕
Ｐ型ベース領域１０２の表面不純物濃度
５×1018〔個／cm3〕 Ｐ型ベース領域１０２の深さ 15〔μｍ〕 N+型エミツタ領域１０３の表面不純物濃度
１×2021〔個／cm3〕 N+型エミツタ領域１０３の深さ 7.5〔μｍ〕 N+型エミツタ領域１０３のストライプ幅
80〔μｍ〕 Ｐ型ベース領域１０２の開口の大きさ
長さ70〔μｍ〕×幅70〔μｍ〕 Ｐ型ベース領域１０２′の開口の大きさ
長さ60〔μｍ〕×幅60〔μｍ〕 絶縁皮膜１０４の厚さ ２〔μｍ〕 ベース引出し電極１０５の厚さ ３〔μｍ〕 ベース引出し電極１０５の幅 20〔μｍ〕 エミツタ引出し電極１０６の厚さ ３〔μｍ〕 エミツタ引出し電極１０６の幅 25〔μｍ〕 としたメツシユエミツタトランジスタを形成し
た。
５×1018〔個／cm3〕 Ｐ型ベース領域１０２の深さ 15〔μｍ〕 N+型エミツタ領域１０３の表面不純物濃度
１×2021〔個／cm3〕 N+型エミツタ領域１０３の深さ 7.5〔μｍ〕 N+型エミツタ領域１０３のストライプ幅
80〔μｍ〕 Ｐ型ベース領域１０２の開口の大きさ
長さ70〔μｍ〕×幅70〔μｍ〕 Ｐ型ベース領域１０２′の開口の大きさ
長さ60〔μｍ〕×幅60〔μｍ〕 絶縁皮膜１０４の厚さ ２〔μｍ〕 ベース引出し電極１０５の厚さ ３〔μｍ〕 ベース引出し電極１０５の幅 20〔μｍ〕 エミツタ引出し電極１０６の厚さ ３〔μｍ〕 エミツタ引出し電極１０６の幅 25〔μｍ〕 としたメツシユエミツタトランジスタを形成し
た。
一方、前記第１図に示される構造をもつて前記
第２図に示される構造を有するトランジスタと同
一のコレクタ領域の比抵抗、ベース領域の表面不
純物濃度、深さ、エミツタ領域の表面不純物濃
度、深さ等を有するメツシユエミツタトランジス
タを形成した。
第２図に示される構造を有するトランジスタと同
一のコレクタ領域の比抵抗、ベース領域の表面不
純物濃度、深さ、エミツタ領域の表面不純物濃
度、深さ等を有するメツシユエミツタトランジス
タを形成した。
そしてかかる従来構造のメツシユエミツタトラ
ンジスタと本発明によるメツシユエミツタトラン
ジスタとに対してインダクタンス(L)負荷による逆
バイアス安全動作領域を求めたところ、インダク
タンス２の値を１〔ｍＨ〕、コレクターエミツタ間
電圧900〔Ｖ〕の条件において、従来のメツシユエ
ミツタトランジスタは３〔Ａ〕の電流耐量を有す
るに対して、本発明によるメツシユエミツタトラ
ンジスタは６〔Ａ〕の電流耐量を有していた。
ンジスタと本発明によるメツシユエミツタトラン
ジスタとに対してインダクタンス(L)負荷による逆
バイアス安全動作領域を求めたところ、インダク
タンス２の値を１〔ｍＨ〕、コレクターエミツタ間
電圧900〔Ｖ〕の条件において、従来のメツシユエ
ミツタトランジスタは３〔Ａ〕の電流耐量を有す
るに対して、本発明によるメツシユエミツタトラ
ンジスタは６〔Ａ〕の電流耐量を有していた。
第３図は本発明による半導体装置の他の実施例
を示す。同図において前記第２図に示す実施例と
対応する部位にはこれと同一の符号を付してい
る。
を示す。同図において前記第２図に示す実施例と
対応する部位にはこれと同一の符号を付してい
る。
本実施例にあつては、網目状エミツタ領域の交
点部がベース電極窓１０５方向に幅広くされる。
点部がベース電極窓１０５方向に幅広くされる。
このようなベース電極窓方向への拡大によつて
エミツタ領域はその面積が増大し、扱うエミツタ
電流を増加させることができ、もつてより大きな
電力を扱い得る半導体装置を形成することとがで
きる。
エミツタ領域はその面積が増大し、扱うエミツタ
電流を増加させることができ、もつてより大きな
電力を扱い得る半導体装置を形成することとがで
きる。
第４図は本発明による半導体装置の他の実施例
を示す。同図において前記第２図に示す実施例と
対応する部位にはこれと同一符号を付している。
を示す。同図において前記第２図に示す実施例と
対応する部位にはこれと同一符号を付している。
本実施例にあつては、絶縁皮膜１０４に設けら
れるエミツタ電極窓１１３がベース領域１０２′
を取り囲んで形成される。
れるエミツタ電極窓１１３がベース領域１０２′
を取り囲んで形成される。
このようなエミツタ電極窓の構成によつてエミ
ツタ領域とエミツタ電極との接続をより低抵抗な
状態で行なうことができる。
ツタ領域とエミツタ電極との接続をより低抵抗な
状態で行なうことができる。
第５図は本発明による半導体装置の更に他の実
施例を示す。同図において前記第２図に示す実施
例と対応する部位にはこれと同一符号を付してい
る。同図ｂはＣ−C′断面を示す。
施例を示す。同図において前記第２図に示す実施
例と対応する部位にはこれと同一符号を付してい
る。同図ｂはＣ−C′断面を示す。
本実施例においては、網目状エミツタ領域１０
３の交点部分上にそれぞれ安定化抵抗が配設さ
れ、エミツタ引出し電極１０６は該安定化抵抗を
介してエミツタ領域１０３に設続される。
３の交点部分上にそれぞれ安定化抵抗が配設さ
れ、エミツタ引出し電極１０６は該安定化抵抗を
介してエミツタ領域１０３に設続される。
なお、該第５図に示される実施例にあつては、
網目状エミツタ領域１０３の交点中央部に配設さ
れるベース領域１０２′は六角形の平面形状を有
しまたベース領域１０２の表出部も六角形を有す
る。
網目状エミツタ領域１０３の交点中央部に配設さ
れるベース領域１０２′は六角形の平面形状を有
しまたベース領域１０２の表出部も六角形を有す
る。
第５図において、１５１は例えば燐等の不純物
を含んだ多結晶シリコンあるいはニクロム（Ni
−Or）等から構成される安定化抵抗、１５２は
該安定化抵抗１５１とエミツタ領域１０２との間
をエミツタ電極窓１１３を通して接続する、例え
ばアルミニウムからなる接続導体である。
を含んだ多結晶シリコンあるいはニクロム（Ni
−Or）等から構成される安定化抵抗、１５２は
該安定化抵抗１５１とエミツタ領域１０２との間
をエミツタ電極窓１１３を通して接続する、例え
ばアルミニウムからなる接続導体である。
図示されるように、安定化抵抗１５１はその両
端部にエミツタ電極１０６（例えば１０６ａと１
０６ｂ）が配設・接後され、また中央部に接続導
体１５２が配設、接続される。安定化抵抗１５１
の抵抗値は、その膜厚、幅あるいは不純物濃度等
が選択されて決定される。
端部にエミツタ電極１０６（例えば１０６ａと１
０６ｂ）が配設・接後され、また中央部に接続導
体１５２が配設、接続される。安定化抵抗１５１
の抵抗値は、その膜厚、幅あるいは不純物濃度等
が選択されて決定される。
このような構造において、前記安定化抵抗１５
１は例えば燐（Ｐ）を含む多結晶シリコンの被着
及びこれに続くフオトリングラフイ技術を用いて
のパターニング処理により形成される。かかる安
定化抵抗の形成の後、通常のプレーナ型バイポー
ラトランジスタの製造工程に従うアルミニウムの
被着及びこれに続くパターニング処理によりベー
ス引出し電極、エミツタ引出し電極及び接続導体
等が形成される。
１は例えば燐（Ｐ）を含む多結晶シリコンの被着
及びこれに続くフオトリングラフイ技術を用いて
のパターニング処理により形成される。かかる安
定化抵抗の形成の後、通常のプレーナ型バイポー
ラトランジスタの製造工程に従うアルミニウムの
被着及びこれに続くパターニング処理によりベー
ス引出し電極、エミツタ引出し電極及び接続導体
等が形成される。
前記安定化抵抗１５１を網目状エミツタ領域１
０３の各交点部分に配置し、エミツタ引出し電極
とエミツタ領域とを該安定化抵抗により抵抗する
ことにより、特に大電流動作時にあつてもエミツ
タ領域はどの部分においても均一に動作し、特定
部分への電流の集中を招来しない。
０３の各交点部分に配置し、エミツタ引出し電極
とエミツタ領域とを該安定化抵抗により抵抗する
ことにより、特に大電流動作時にあつてもエミツ
タ領域はどの部分においても均一に動作し、特定
部分への電流の集中を招来しない。
したがつて当該半導体装置は、二次降伏現象に
よる破壊を招くことなく、優れた高周波特性、高
スイツチング性並びに高破壊耐量を有する。
よる破壊を招くことなく、優れた高周波特性、高
スイツチング性並びに高破壊耐量を有する。
しかも安定化抵抗を配置するための領域を新ら
たに設ける必要がなく、集積度の低下を招くこと
はない。
たに設ける必要がなく、集積度の低下を招くこと
はない。
なお、かかる安定化抵抗の挿入、配置構造はエ
ミツタ領域が略リング状とされ、ベース領域中に
該リング状エミツタが複数配設されてなるマルチ
エミツタトランジスタにおいても適用することが
できる。
ミツタ領域が略リング状とされ、ベース領域中に
該リング状エミツタが複数配設されてなるマルチ
エミツタトランジスタにおいても適用することが
できる。
前記第２図乃至第５図に示す本発明による半導
体装置は、通常のプレーナ型バイポーラトランジ
スタの製造方法をもつて形成することができる。
体装置は、通常のプレーナ型バイポーラトランジ
スタの製造方法をもつて形成することができる。
この時、コレクタ領域、ベース域領及びエミツ
タ領域の不純物濃度、深さ等、更には表面絶縁皮
膜の厚さ、電極材料の厚さは、当該半導体装置の
扱う電力、周波数等によつて選択される。
タ領域の不純物濃度、深さ等、更には表面絶縁皮
膜の厚さ、電極材料の厚さは、当該半導体装置の
扱う電力、周波数等によつて選択される。
以上のように本発明によれば網目状エミツタ構
造を有する半導体装置において、網目状エミツタ
の交点中央部にエミツタ領域を存在させずベース
領域を表出させることにより、高速スイツチング
性並びに高破壊耐量を有する半導体装置を実現す
ることができる。したがつて、かかる半導体装置
を電源装置等に適用すればかかる電源装置の小型
化を図ることができる。
造を有する半導体装置において、網目状エミツタ
の交点中央部にエミツタ領域を存在させずベース
領域を表出させることにより、高速スイツチング
性並びに高破壊耐量を有する半導体装置を実現す
ることができる。したがつて、かかる半導体装置
を電源装置等に適用すればかかる電源装置の小型
化を図ることができる。
第１図は従来の半導体装置の構造を示す平面図
ａ及び断面図ｂ、第２図は本発明による半導体装
置の構造を示す平面図ａ及び断面図ｂ、第３図乃
至第５図は本発明による半導体装置の他の実施例
を示す平面図であり、第５図においてａは平面
図、ｂは断面図である。 図において、１，１０１……半導体装置、２，
１０２……ベース領域、３，１０３……エミツタ
領域、４，１０４……絶縁皮膜、５，１０５……
ベース引出し電極、６，１０６……エミツタ引出
し電極、１０２′……ベース領域。
ａ及び断面図ｂ、第２図は本発明による半導体装
置の構造を示す平面図ａ及び断面図ｂ、第３図乃
至第５図は本発明による半導体装置の他の実施例
を示す平面図であり、第５図においてａは平面
図、ｂは断面図である。 図において、１，１０１……半導体装置、２，
１０２……ベース領域、３，１０３……エミツタ
領域、４，１０４……絶縁皮膜、５，１０５……
ベース引出し電極、６，１０６……エミツタ引出
し電極、１０２′……ベース領域。
Claims (1)
- 【特許請求の範囲】 １ 一導電型コレクタ領域と、該コレクタ領域に
形に形成された反対導電型ベース領域と、該ベー
ス領域に形成され、網目状の平面形状を有して該
網目に該ベース領域が表出してなる一導電型エミ
ツタ領域とを備えてなる半導体装置において、 前記エミツタ領域の該網目の交点の中央部に該
ベース領域が表出してなることを特徴とする半導
体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56118154A JPS5818964A (ja) | 1981-07-28 | 1981-07-28 | 半導体装置 |
| DE8282106552T DE3277484D1 (en) | 1981-07-28 | 1982-07-21 | A transistor having the mesh emitter structure |
| EP82106552A EP0071161B1 (en) | 1981-07-28 | 1982-07-21 | A transistor having the mesh emitter structure |
| US06/402,425 US4586072A (en) | 1981-07-28 | 1982-07-28 | Bipolar transistor with meshed emitter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56118154A JPS5818964A (ja) | 1981-07-28 | 1981-07-28 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5818964A JPS5818964A (ja) | 1983-02-03 |
| JPH0156531B2 true JPH0156531B2 (ja) | 1989-11-30 |
Family
ID=14729426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56118154A Granted JPS5818964A (ja) | 1981-07-28 | 1981-07-28 | 半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4586072A (ja) |
| EP (1) | EP0071161B1 (ja) |
| JP (1) | JPS5818964A (ja) |
| DE (1) | DE3277484D1 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60165759A (ja) * | 1984-02-07 | 1985-08-28 | Nippon Denso Co Ltd | 集積回路素子 |
| JPH0442918Y2 (ja) * | 1986-04-17 | 1992-10-12 | ||
| US4775879A (en) * | 1987-03-18 | 1988-10-04 | Motorola Inc. | FET structure arrangement having low on resistance |
| FR2615326B1 (fr) * | 1987-05-15 | 1990-08-31 | Fuji Electric Co Ltd | Dispositif a semi-conducteurs du type multi-emetteur |
| US5298785A (en) * | 1987-05-15 | 1994-03-29 | Fuji Electric Co., Ltd. | Semiconductor device |
| JPH0712045B2 (ja) * | 1988-03-02 | 1995-02-08 | 株式会社東海理化電機製作所 | 電流検出素子 |
| US4864379A (en) * | 1988-05-20 | 1989-09-05 | General Electric Company | Bipolar transistor with field shields |
| US5341020A (en) * | 1991-04-12 | 1994-08-23 | Sanken Electric Co., Ltd. | Integrated multicellular transistor chip for power switching applications |
| JP2974452B2 (ja) * | 1991-06-19 | 1999-11-10 | キヤノン株式会社 | 磁性トナー |
| US5374844A (en) * | 1993-03-25 | 1994-12-20 | Micrel, Inc. | Bipolar transistor structure using ballast resistor |
| US6762479B2 (en) | 1998-11-06 | 2004-07-13 | International Business Machines Corporation | Microwave array transistor for low-noise and high-power applications |
| JP2006049693A (ja) * | 2004-08-06 | 2006-02-16 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| KR101159997B1 (ko) | 2010-09-29 | 2012-06-25 | 현대제철 주식회사 | 홀확장성이 우수한 저탄소 고강도 열연강판 및 그 제조 방법 |
| US20190181251A1 (en) * | 2017-12-07 | 2019-06-13 | Qualcomm Incorporated | Mesh structure for heterojunction bipolar transistors for rf applications |
| CN113594239B (zh) * | 2021-07-20 | 2022-09-27 | 弘大芯源(深圳)半导体有限公司 | 一种具有网格结构的双极功率晶体管 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1297239C2 (de) * | 1964-11-11 | 1975-07-17 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Leistungstransistor |
| GB1153497A (en) * | 1966-07-25 | 1969-05-29 | Associated Semiconductor Mft | Improvements in and relating to Semiconductor Devices |
| DE1614800C3 (de) * | 1967-04-08 | 1978-06-08 | Telefunken Patentverwertungsgesellschaft Mbh, 7900 Ulm | Verfahren zum Herstellen eines Planartransistors mit Tetrodeneigenschaften |
| NL6712617A (ja) * | 1967-09-15 | 1969-03-18 | ||
| NL164703C (nl) * | 1968-06-21 | 1981-01-15 | Philips Nv | Halfgeleiderinrichting, voorzien van een contact met ten minste twee gedeelten en een voor deze gedeelten gemeenschappelijk gedeelte, waarbij in elk der ver- bindingswegen tussen de gedeelten en het gemeenschappe- lijke gedeelte een serieweerstand is opgenomen. |
| US3609460A (en) * | 1968-06-28 | 1971-09-28 | Rca Corp | Power transistor having ballasted emitter fingers interdigitated with base fingers |
| US3600646A (en) * | 1969-12-18 | 1971-08-17 | Rca Corp | Power transistor |
| JPS586307B2 (ja) * | 1976-12-16 | 1983-02-03 | 富士電機株式会社 | 半導体装置 |
| FR2374742A1 (fr) * | 1976-12-20 | 1978-07-13 | Radiotechnique Compelec | Transistor multicouche pour tensions elevees et son procede de fabrication |
| JPS5477586A (en) * | 1977-10-25 | 1979-06-21 | Gen Electric | Semiconductor |
| JPS54117689A (en) * | 1978-03-03 | 1979-09-12 | Mitsubishi Electric Corp | Semiconductor device |
| JPS54120587A (en) * | 1978-03-10 | 1979-09-19 | Fujitsu Ltd | Transistor |
| GB2026236B (en) * | 1978-07-20 | 1983-02-02 | Gen Electric | Power transistor |
| JPS55150271A (en) * | 1979-05-11 | 1980-11-22 | Hitachi Ltd | Semiconductor device |
| EP0059720A1 (en) * | 1980-09-12 | 1982-09-15 | Motorola, Inc. | Emitter design for improved rbsoa and switching of power transistors |
| DE3035462A1 (de) * | 1980-09-19 | 1982-05-13 | Siemens AG, 1000 Berlin und 8000 München | Halbleiterelement |
-
1981
- 1981-07-28 JP JP56118154A patent/JPS5818964A/ja active Granted
-
1982
- 1982-07-21 DE DE8282106552T patent/DE3277484D1/de not_active Expired
- 1982-07-21 EP EP82106552A patent/EP0071161B1/en not_active Expired
- 1982-07-28 US US06/402,425 patent/US4586072A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0071161A3 (en) | 1983-11-16 |
| US4586072A (en) | 1986-04-29 |
| EP0071161B1 (en) | 1987-10-14 |
| DE3277484D1 (en) | 1987-11-19 |
| JPS5818964A (ja) | 1983-02-03 |
| EP0071161A2 (en) | 1983-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2585331B2 (ja) | 高耐圧プレーナ素子 | |
| JPH0156531B2 (ja) | ||
| GB2103877A (en) | Gate protection for insulated gate semiconductor devices | |
| US4769687A (en) | Lateral bipolar transistor and method of producing the same | |
| US4012764A (en) | Semiconductor integrated circuit device | |
| JPH0133954B2 (ja) | ||
| US4835588A (en) | Transistor | |
| US4626880A (en) | Vertical MOS-FET devices having a planar multicell structure | |
| US4631568A (en) | Bipolar transistor construction | |
| JP3099917B2 (ja) | 電界効果トランジスタ | |
| US5204735A (en) | High-frequency semiconductor device having emitter stabilizing resistor and method of manufacturing the same | |
| EP0024923B1 (en) | Transistor structure | |
| JPH08250734A (ja) | ラッチ防止絶縁ゲート半導体装置およびその製造方法 | |
| JP2621918B2 (ja) | 半導体装置 | |
| JPS5938056Y2 (ja) | 半導体開閉装置 | |
| EP0032016B1 (en) | Method of manufacturing a semiconductor device | |
| JP2518413B2 (ja) | 半導体集積回路 | |
| JP2515016B2 (ja) | サイリスタ | |
| JPH0117266B2 (ja) | ||
| JP3092632B2 (ja) | トランジスタ | |
| JP2515017B2 (ja) | サイリスタ | |
| JP2692292B2 (ja) | 集積回路装置用縦形バイポーラトランジスタ | |
| JPH0460339B2 (ja) | ||
| JPS6352473B2 (ja) | ||
| JPS6362908B2 (ja) |