JPH0156542B2 - - Google Patents
Info
- Publication number
- JPH0156542B2 JPH0156542B2 JP60037432A JP3743285A JPH0156542B2 JP H0156542 B2 JPH0156542 B2 JP H0156542B2 JP 60037432 A JP60037432 A JP 60037432A JP 3743285 A JP3743285 A JP 3743285A JP H0156542 B2 JPH0156542 B2 JP H0156542B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- semiconductor
- electron
- molecular beam
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/60—Impurity distributions or concentrations
- H10D62/605—Planar doped, e.g. atomic-plane doped or delta-doped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
- H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
- H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
- H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
- H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、２次元電子ガス層を生成させて電子
の高速走行を可能とした電界効果型半導体装置の
改良に関する。
の高速走行を可能とした電界効果型半導体装置の
改良に関する。
第３図は前記電界効果型半導体装置の従来例に
於けるエピタキシヤル成長半導体層の構成を表す
要部切断側面図である。
於けるエピタキシヤル成長半導体層の構成を表す
要部切断側面図である。
図に於いて、１は半絶縁性GaAs基板、２は高
純度ｉ型GaAs能動層、３は２次元電子ガス層、
４は高純度ｉ型AlXGa1-XAsスペーサ層、５はｎ
型AlXGa1-XAs電子供給層、６はｎ型GaAsオー
ミツク電極コンタクト層をそれぞれ示している。
純度ｉ型GaAs能動層、３は２次元電子ガス層、
４は高純度ｉ型AlXGa1-XAsスペーサ層、５はｎ
型AlXGa1-XAs電子供給層、６はｎ型GaAsオー
ミツク電極コンタクト層をそれぞれ示している。
第４図は第３図に見られるエピタキシヤル成長
半導体層の組成プロフアイルを表す線図である。
半導体層の組成プロフアイルを表す線図である。
図から判るように、ｉ型AlXGa1-XAsスペーサ
層４及びｎ型AlXGa1-XAs電子供給層５に於ける
ｘ値が0.3であり、その他の半導体層はｘ＝０で
ある。
層４及びｎ型AlXGa1-XAs電子供給層５に於ける
ｘ値が0.3であり、その他の半導体層はｘ＝０で
ある。
このような半導体層を備えた電界効果型半導体
装置は、２次元電子ガス層３にオーミツク・コン
タクトするソース電極及びドレイン電極を設け、
その間の２次元電子ガス層３をチヤネルとして用
い、そのチヤネルをゲート電極で制御するように
している。
装置は、２次元電子ガス層３にオーミツク・コン
タクトするソース電極及びドレイン電極を設け、
その間の２次元電子ガス層３をチヤネルとして用
い、そのチヤネルをゲート電極で制御するように
している。
尚、ｉ型AlXGa1-XAsスペーサ層４は、２次元
電子ガス層３に依存する電子とｎ型AlXGa1-XAs
電子供給層５からのイオン化したドナー不純物と
の空間分離を撤底させる為に設けたものであり、
このようにすると、電子がイオン化したドナー不
純物に依りクローン散乱を受ける度合が著しく小
さくなり、ヘテロ界面に沿つて非常に高い電子移
動度が得られる。この効果は室温でも得られる
が、イオン化した不純物に依る散乱が支配的にな
る低温では特に顕著なものとなる。
電子ガス層３に依存する電子とｎ型AlXGa1-XAs
電子供給層５からのイオン化したドナー不純物と
の空間分離を撤底させる為に設けたものであり、
このようにすると、電子がイオン化したドナー不
純物に依りクローン散乱を受ける度合が著しく小
さくなり、ヘテロ界面に沿つて非常に高い電子移
動度が得られる。この効果は室温でも得られる
が、イオン化した不純物に依る散乱が支配的にな
る低温では特に顕著なものとなる。
現在、この種の電界効果型半導体装置での最大
の技術課題となつているのは、２次元電子ガス層
３に於ける電子濃度の向上である。
の技術課題となつているのは、２次元電子ガス層
３に於ける電子濃度の向上である。
この２次元電子ガス層３に於ける電子濃度はｎ
型AlXGa1-XAs電子供給層５からｉ型GaAs能動
層４に滲み出す電子に依存するのであるから、ｎ
型AlXGa1-XAs電子供給層５に対するドーピング
を多くすれば良いことになるが、例えば、ｘ＝
0.3である場合に於いては、ｎ型AlXGa1-XAs電子
供給層５に対するドーピンゲ限界は２×1018〔cm
-3〕程度であり、従つて、２次元電子ガス層３に
於ける電子濃度を高めることができない。
型AlXGa1-XAs電子供給層５からｉ型GaAs能動
層４に滲み出す電子に依存するのであるから、ｎ
型AlXGa1-XAs電子供給層５に対するドーピング
を多くすれば良いことになるが、例えば、ｘ＝
0.3である場合に於いては、ｎ型AlXGa1-XAs電子
供給層５に対するドーピンゲ限界は２×1018〔cm
-3〕程度であり、従つて、２次元電子ガス層３に
於ける電子濃度を高めることができない。
第３図及び第４図について説明されるような半
導体層を成長させるには、通常、分子線エピタキ
シヤル成長（molecular beam epitaxy：MBE）
法を適用しているが、このMBE法は、１種また
はそれ以上の原料原子或いは分子を基板成長面に
衝突、吸収させ、加熱された基板から与える熱エ
ネルギで適当な格子点に移動させて半導体層を成
長させる超高真空成長プロセスであり、例えば、
ｎ型GaAs層を成長させる場合、超高真空チヤン
バ内にシヤツタを有する分子線セルをGa用、As
用、Si（ｎ型不純物）用の三つを配設し、分子線
セルを加熱して蒸気圧が所定値に上昇したところ
で各シヤツタを開きｎ型GaAsの成長を開始す
る。
導体層を成長させるには、通常、分子線エピタキ
シヤル成長（molecular beam epitaxy：MBE）
法を適用しているが、このMBE法は、１種また
はそれ以上の原料原子或いは分子を基板成長面に
衝突、吸収させ、加熱された基板から与える熱エ
ネルギで適当な格子点に移動させて半導体層を成
長させる超高真空成長プロセスであり、例えば、
ｎ型GaAs層を成長させる場合、超高真空チヤン
バ内にシヤツタを有する分子線セルをGa用、As
用、Si（ｎ型不純物）用の三つを配設し、分子線
セルを加熱して蒸気圧が所定値に上昇したところ
で各シヤツタを開きｎ型GaAsの成長を開始す
る。
前記したようなｎ型AlXGa1-XAs電子供給層５
に於ける不純物濃度を高めることができない理由
に関しては、種々の説明或いは主張が展開されつ
つあるが、いま一つ判然としないのが実情であ
る。
に於ける不純物濃度を高めることができない理由
に関しては、種々の説明或いは主張が展開されつ
つあるが、いま一つ判然としないのが実情であ
る。
尚、前記欠点を解消する手段として、例えば、
ｉ型AlXGa1-XAsスペーサ層４を薄くしたり、全
く形成しない等の対策も採られているが、それで
も、２次元電子ガス層３に於ける電子濃度として
最高で１×1012〔cm-2〕程度しか得られない。
ｉ型AlXGa1-XAsスペーサ層４を薄くしたり、全
く形成しない等の対策も採られているが、それで
も、２次元電子ガス層３に於ける電子濃度として
最高で１×1012〔cm-2〕程度しか得られない。
このように２次元電子ガス層３の電子濃度を高
めることができないことは、電流を取り出せない
ことに結び付き、従つて、伝達コンダクタンスｇ
ｍは小さいから、例えば、メモリのアクセスなど
に用いた場合には、負荷容量の充放電に時間が掛
かるので、システム全体のスピードは低く抑えら
れてしまう。
めることができないことは、電流を取り出せない
ことに結び付き、従つて、伝達コンダクタンスｇ
ｍは小さいから、例えば、メモリのアクセスなど
に用いた場合には、負荷容量の充放電に時間が掛
かるので、システム全体のスピードは低く抑えら
れてしまう。
本発明に於ける一実施例を解説する為の図であ
る第１図及び第２図を借りて説明すると、本発明
電界効果型半導体装置は、半絶縁性半導体基板の
一種である半絶縁性GaAs基板１上に形成され且
つ電子親和力が大である高抵抗半導体からなる能
動層の一種である高純度ｉ型GaAs能動層２と、
該高純度ｉ型GaAs能動層２上に形成され且つ前
記高純度ｉ型GaAs能動層２に比較して電子親和
力が小である高抵抗半導体からなるスペーサ層の
一種である高純度ｉ型AlXGa1-XAsスペーサ層４
と、該高純度ｉ型AlXGa1-XAsスペーサ層４上に
形成され且つ前記高純度ｉ型GaAs能動層２に比
較して電子親和力が小である高不純物濃度半導体
からなる電子供給層の一種であるｎ型AlXGa1-X
As電子供給層５と、高純度ｉ型AlXGa1-XAsスペ
ーサ層４とｎ型AlXGa1-XAs電子供給層５との界
面付近にアトミツク・プレーン・ドーピング法に
て形成された高不純物濃度薄膜５Ａとを備えてな
る構成を採つている。
る第１図及び第２図を借りて説明すると、本発明
電界効果型半導体装置は、半絶縁性半導体基板の
一種である半絶縁性GaAs基板１上に形成され且
つ電子親和力が大である高抵抗半導体からなる能
動層の一種である高純度ｉ型GaAs能動層２と、
該高純度ｉ型GaAs能動層２上に形成され且つ前
記高純度ｉ型GaAs能動層２に比較して電子親和
力が小である高抵抗半導体からなるスペーサ層の
一種である高純度ｉ型AlXGa1-XAsスペーサ層４
と、該高純度ｉ型AlXGa1-XAsスペーサ層４上に
形成され且つ前記高純度ｉ型GaAs能動層２に比
較して電子親和力が小である高不純物濃度半導体
からなる電子供給層の一種であるｎ型AlXGa1-X
As電子供給層５と、高純度ｉ型AlXGa1-XAsスペ
ーサ層４とｎ型AlXGa1-XAs電子供給層５との界
面付近にアトミツク・プレーン・ドーピング法に
て形成された高不純物濃度薄膜５Ａとを備えてな
る構成を採つている。
ここで、前記アトミツク・プレーン・ドーピン
グ（APD）法を適用してｎ型GaAs層を成長する
場合について説明しよう。
グ（APD）法を適用してｎ型GaAs層を成長する
場合について説明しよう。
超高真空チヤンバ内にシヤツタを有する分子線
セルをGa用、As用、Si用の三つを配設し、ま
た、ｎ型GaAs層を成長させるべき半絶縁性
GaAs基板を配設して加熱する。
セルをGa用、As用、Si用の三つを配設し、ま
た、ｎ型GaAs層を成長させるべき半絶縁性
GaAs基板を配設して加熱する。
各分子線セルを加熱して蒸気圧が所定値に上昇
したところで例えばAs用及びSi用の分子線セル
のシヤツタを開放する。AsはGaの存在下で初め
てGaAsとしてGaAs基板に被着することが可能
になるものであり、前記のように、As用分子線
セルのシヤツタを開放しても、Asが単独でGaAs
基板に被着することはあり得ない。
したところで例えばAs用及びSi用の分子線セル
のシヤツタを開放する。AsはGaの存在下で初め
てGaAsとしてGaAs基板に被着することが可能
になるものであり、前記のように、As用分子線
セルのシヤツタを開放しても、Asが単独でGaAs
基板に被着することはあり得ない。
従つて、この場合、GaAs基板に被着されるの
はSiのみであり、Siは加熱されたGaAs基板に衝
突、吸収され、その面上を充分に時間を掛けて移
動し適切な格子点を探すことができる。尚、
GaAs基板にAsが被着しないのにAs用分子線セ
ルのシヤツタを開いておくのは、GaAs基板の温
度が上昇している為、Asが或る程度以上の蒸気
圧を保つた雰囲気を生成しておかないと、GaAs
基板からAsが放出されてしまうことに依る。
はSiのみであり、Siは加熱されたGaAs基板に衝
突、吸収され、その面上を充分に時間を掛けて移
動し適切な格子点を探すことができる。尚、
GaAs基板にAsが被着しないのにAs用分子線セ
ルのシヤツタを開いておくのは、GaAs基板の温
度が上昇している為、Asが或る程度以上の蒸気
圧を保つた雰囲気を生成しておかないと、GaAs
基板からAsが放出されてしまうことに依る。
さて、GaAs基板全面に於いてSiが占位し得る
格子点にSiを被着してから、Si用分子線セルのシ
ヤツタを閉成し且つGa用分子線セルのシヤツタ
を開放することに依りGaAs層を数原子層分だけ
成長させ、再び、Ga用分子線セルのシヤツタを
閉成し且つSi用分子線セルのシヤツタを開放して
Siの被着を行う。以後、この工程を必要に応じて
繰り返し、高濃度のｎ型GaAs層を成長させる。
格子点にSiを被着してから、Si用分子線セルのシ
ヤツタを閉成し且つGa用分子線セルのシヤツタ
を開放することに依りGaAs層を数原子層分だけ
成長させ、再び、Ga用分子線セルのシヤツタを
閉成し且つSi用分子線セルのシヤツタを開放して
Siの被着を行う。以後、この工程を必要に応じて
繰り返し、高濃度のｎ型GaAs層を成長させる。
以上説明した技法がAPD法であり、この技術
に依ると、従来の通常のMBE法に於けるドーピ
ングと比較し、不純物濃度を２倍程度高くするこ
とができる。
に依ると、従来の通常のMBE法に於けるドーピ
ングと比較し、不純物濃度を２倍程度高くするこ
とができる。
本発明に依る電界効果型半導体装置では、スペ
ーサ層及び電子供給層の界面付近にAPD法にて
形成された高不純物濃度薄膜が存在していること
から、高抵抗半導体能動層に生成される２次元電
子ガス層に於ける電子濃度は20〔％〕〜30〔％〕程
度高くなり、その結果、伝達コンダクタンスｇｍ
が高くなつて大きな電流を取り出すことが可能で
ある。
ーサ層及び電子供給層の界面付近にAPD法にて
形成された高不純物濃度薄膜が存在していること
から、高抵抗半導体能動層に生成される２次元電
子ガス層に於ける電子濃度は20〔％〕〜30〔％〕程
度高くなり、その結果、伝達コンダクタンスｇｍ
が高くなつて大きな電流を取り出すことが可能で
ある。
第１図は本発明一実施例に於けるエピタキシヤ
ル成長半導体層の構成を表す要部切断側面図であ
り、第３図及び第４図に於いて用いた記号と同記
号は同部分を表すか或いは同じ意味を持つものと
する。
ル成長半導体層の構成を表す要部切断側面図であ
り、第３図及び第４図に於いて用いた記号と同記
号は同部分を表すか或いは同じ意味を持つものと
する。
本実施例が第３図及び第４図に見られる従来例
と相違する点は、ｎ型AlXGa1-XAs電子供給層５
内にAPD法にて生成した高不純物濃度薄膜５Ａ
が形成されていることであり、この高不純物濃度
薄膜５Ａの実体は、例えば、Siが高濃度にドープ
されたｎ型AlXGa1-XAs薄膜である。
と相違する点は、ｎ型AlXGa1-XAs電子供給層５
内にAPD法にて生成した高不純物濃度薄膜５Ａ
が形成されていることであり、この高不純物濃度
薄膜５Ａの実体は、例えば、Siが高濃度にドープ
されたｎ型AlXGa1-XAs薄膜である。
第２図は第１図に見られるエピタキシヤル成長
半導体層の組成プロフアイルを表す線図である。
半導体層の組成プロフアイルを表す線図である。
図から判るように、ｎ型AlXGa1-XAs電子供給
層５中にAPD法で形成された高不純物濃度薄膜
５Ａが存在していても、ｘ値の点では第４図に示
した従来例と相違するところはない。第１図及び
第２図に見られるようなエピタキシヤル成長半導
体層を得る場合について第３図及び第４図に関し
て説明した従来技術と比較して説明する。
層５中にAPD法で形成された高不純物濃度薄膜
５Ａが存在していても、ｘ値の点では第４図に示
した従来例と相違するところはない。第１図及び
第２図に見られるようなエピタキシヤル成長半導
体層を得る場合について第３図及び第４図に関し
て説明した従来技術と比較して説明する。
高純度ｉ型AlXGa1-XAsスペーサ層４を成長さ
せる迄は第３図及び第４図に関して説明した従来
例と全く同じである。
せる迄は第３図及び第４図に関して説明した従来
例と全く同じである。
次に、Al用分子線セルのシヤツタ及びGa用分
子線セルのシヤツタを閉成し、Si用分子線セルの
シヤツタ及びAs用分子線セルのシヤツタのみを
開放して高濃度のSiドーピングを行う。このとき
のドーピング濃度を具体的に例示すると約1.1×
1019〔cm-2〕である。
子線セルのシヤツタを閉成し、Si用分子線セルの
シヤツタ及びAs用分子線セルのシヤツタのみを
開放して高濃度のSiドーピングを行う。このとき
のドーピング濃度を具体的に例示すると約1.1×
1019〔cm-2〕である。
次に、Si用分子線セルのシヤツタを閉成すると
共にAl用分子線セルのシヤツタ及びGa用分子線
セルのシヤツタを再び開放してｎ型AlXGa1-XAs
電子供給層５を成長させる。ここで高不純物濃度
薄膜はｎ型AlXGa1-XAs電子供給層５の成長途中
に形成しても良い。
共にAl用分子線セルのシヤツタ及びGa用分子線
セルのシヤツタを再び開放してｎ型AlXGa1-XAs
電子供給層５を成長させる。ここで高不純物濃度
薄膜はｎ型AlXGa1-XAs電子供給層５の成長途中
に形成しても良い。
この後は第３図及び第４図に関して説明した従
来技術と同様にしてｎ型GaAsオーミツク・コン
タクト層６を成長させれば良く、また、電界効果
型半導体装置として完成させるには、通常の技法
通りにして、ゲート電極、ソース電極、ドレイン
電極等を形成する。尚、前記実施例では、APD
法にて生成した高不純物濃度薄膜を電子供給層内
に形成したが、これはスペーサ層内に形成しても
良い。
来技術と同様にしてｎ型GaAsオーミツク・コン
タクト層６を成長させれば良く、また、電界効果
型半導体装置として完成させるには、通常の技法
通りにして、ゲート電極、ソース電極、ドレイン
電極等を形成する。尚、前記実施例では、APD
法にて生成した高不純物濃度薄膜を電子供給層内
に形成したが、これはスペーサ層内に形成しても
良い。
また、高濃度のSiドーピングは複数回実施すれ
ば、より高い電子濃度の２次元電子ガス層を生成
することができる。
ば、より高い電子濃度の２次元電子ガス層を生成
することができる。
本発明に依る電界効果型半導体装置は、能動層
上のスペーサ層及び電子供給層の界面付近に
APD法にて形成された高不純物濃度薄膜を形成
した構成になつている。
上のスペーサ層及び電子供給層の界面付近に
APD法にて形成された高不純物濃度薄膜を形成
した構成になつている。
この構成に依れば、前記能動層に生成される２
次元電子ガス層に於ける電子濃度は、従来技術に
依つて製造した此の種の電界効果型半導体装置に
比較して20〜30〔％〕程度も高くなり、その結果、
伝達コンダクタンスｇｍが高くなつて大きな電流
を取り出すことが可能であり、従つて、メモリの
アクセスなどに用いた場合にも、負荷容量の充放
電を高速で行うことができる。
次元電子ガス層に於ける電子濃度は、従来技術に
依つて製造した此の種の電界効果型半導体装置に
比較して20〜30〔％〕程度も高くなり、その結果、
伝達コンダクタンスｇｍが高くなつて大きな電流
を取り出すことが可能であり、従つて、メモリの
アクセスなどに用いた場合にも、負荷容量の充放
電を高速で行うことができる。
また、各半導体層をエピタキシヤル成長させる
場合は勿論のこと、高不純物濃度薄膜をエピタキ
シヤル成長させる際であつても温度を高く維持し
ておくことが可能であるから、スルー・プツトの
低下などの問題は生じない。
場合は勿論のこと、高不純物濃度薄膜をエピタキ
シヤル成長させる際であつても温度を高く維持し
ておくことが可能であるから、スルー・プツトの
低下などの問題は生じない。
第１図は本発明一実施例に於けるエピタキシヤ
ル成長半導体層の構成を示す要部切断側面図、第
２図は第１図に見られるエピタキシヤル成長半導
体層の組成プロフアイルを示す線図、第３図は従
来例に於けるエピタキシヤル成長半導体層の構成
を示す要部切断側面図、第４図は第３図に見られ
るエピタキシヤル成長半導体層の組成プロフアイ
ルを示す線図をそれぞれ表している。 図に於いて、１は半絶縁性GaAs基板、２は高
純度ｉ型GaAs能動層、３は２次元電子ガス層、
４は高純度ｉ型AlXGa1-XAsスペーサ層、５Ａは
APD法で形成した高不純物濃度薄膜、５はｎ型
AlXGa1-XAs電子供給層、６はｎ型GaAsオーミ
ツク電極コンタクト層をそれぞれ示している。
ル成長半導体層の構成を示す要部切断側面図、第
２図は第１図に見られるエピタキシヤル成長半導
体層の組成プロフアイルを示す線図、第３図は従
来例に於けるエピタキシヤル成長半導体層の構成
を示す要部切断側面図、第４図は第３図に見られ
るエピタキシヤル成長半導体層の組成プロフアイ
ルを示す線図をそれぞれ表している。 図に於いて、１は半絶縁性GaAs基板、２は高
純度ｉ型GaAs能動層、３は２次元電子ガス層、
４は高純度ｉ型AlXGa1-XAsスペーサ層、５Ａは
APD法で形成した高不純物濃度薄膜、５はｎ型
AlXGa1-XAs電子供給層、６はｎ型GaAsオーミ
ツク電極コンタクト層をそれぞれ示している。
Claims (1)
- １ 半絶縁性半導体基板上に形成され且つ電子親
和力が大である高抵抗半導体からなる能動層と、
該高抵抗半導体能動層上に形成され且つ前記高抵
抗半導体能動層に比較して電子親和力が小である
高抵抗半導体からなるスペーサ層と、該高抵抗半
導体スペーサ層上に形成され且つ前記高抵抗半導
体能動層に比較して電子親和力が小である高不純
物濃度半導体からなる電子供給層と、前記高抵抗
スペーサ層及び前記電子供給層の界面付近にアト
ミツク・プレーン・ドーピング法にて形成された
高不純物濃度薄膜とを備えてなることを特徴とす
る電界効果型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60037432A JPS61198783A (ja) | 1985-02-28 | 1985-02-28 | 電界効果型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60037432A JPS61198783A (ja) | 1985-02-28 | 1985-02-28 | 電界効果型半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61198783A JPS61198783A (ja) | 1986-09-03 |
| JPH0156542B2 true JPH0156542B2 (ja) | 1989-11-30 |
Family
ID=12497350
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60037432A Granted JPS61198783A (ja) | 1985-02-28 | 1985-02-28 | 電界効果型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61198783A (ja) |
-
1985
- 1985-02-28 JP JP60037432A patent/JPS61198783A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61198783A (ja) | 1986-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0156543B2 (ja) | ||
| US4845049A (en) | Doping III-V compound semiconductor devices with group VI monolayers using ALE | |
| US5561302A (en) | Enhanced mobility MOSFET device and method | |
| US4686550A (en) | Heterojunction semiconductor devices having a doping interface dipole | |
| Martinez et al. | On the mobility of polycrystalline semiconductors | |
| EP1644986B1 (en) | Semiconductor device, method of manufacturing a quantum well structure and a semiconductor device comprising such a quantum well structure | |
| US5448084A (en) | Field effect transistors on spinel substrates | |
| EP0249371B1 (en) | Semiconductor device including two compound semiconductors, and method of manufacturing such a device | |
| JP2764049B2 (ja) | 化合物半導体装置の製造方法、化合物半導体装置及び電界効果トランジスタ | |
| JPH05211178A (ja) | 調節されたエネルギ帯を有する薄膜形電界効果トランジスタ | |
| JPS639388B2 (ja) | ||
| JPH0156542B2 (ja) | ||
| US4550031A (en) | Control of Si doping in GaAs, (Al,Ga)As and other compound semiconductors during MBE growth | |
| JPH0732247B2 (ja) | 半導体装置 | |
| US4885619A (en) | HgCdTe MIS device having a CdTe heterojunction | |
| JPH0156541B2 (ja) | ||
| JP5875296B2 (ja) | 半導体基板および絶縁ゲート型電界効果トランジスタ | |
| EP0196245B1 (en) | Compound semiconductor layer having high carrier concentration and method of forming same | |
| JP2994863B2 (ja) | ヘテロ接合半導体装置 | |
| JPH0230182B2 (ja) | ||
| KR940002019Y1 (ko) | 바이폴라 핫전자 트랜지스터 | |
| JPS63136672A (ja) | トンネル・トランジスタ | |
| JPH028450B2 (ja) | ||
| JP2708492B2 (ja) | 半導体装置の製造方法 | |
| JPS62165317A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |