JPH0156543B2 - - Google Patents
Info
- Publication number
- JPH0156543B2 JPH0156543B2 JP60037433A JP3743385A JPH0156543B2 JP H0156543 B2 JPH0156543 B2 JP H0156543B2 JP 60037433 A JP60037433 A JP 60037433A JP 3743385 A JP3743385 A JP 3743385A JP H0156543 B2 JPH0156543 B2 JP H0156543B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- layer
- gaas
- thin film
- superlattice
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
- H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
- H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
- H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
- H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/80—FETs having rectifying junction gate electrodes
- H10D30/87—FETs having Schottky gate electrodes, e.g. metal-semiconductor FETs [MESFET]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/60—Impurity distributions or concentrations
- H10D62/605—Planar doped, e.g. atomic-plane doped or delta-doped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/82—Heterojunctions
- H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、２次元電子ガス層を生成させて電子
の高速走行を可能とした電界効果型半導体装置の
改良に関する。
の高速走行を可能とした電界効果型半導体装置の
改良に関する。
第４図は前記電界効果型半導体装置の従来例に
於けるエピタキシヤル成長半導体層の構成を表す
要部切断側面図である。
於けるエピタキシヤル成長半導体層の構成を表す
要部切断側面図である。
図に於いて、１は半絶縁性GaAs基板、２は高
純度ｉ型GaAs能動層、３は２次元電子ガス層、
４は高純度ｉ型AlXGa1-XAsスペーサ層、５はｎ
型AlXGa1-XAs電子供給層、６はｎ型GaAsオー
ミツク電極コンタクト層をそれぞれ示している。
純度ｉ型GaAs能動層、３は２次元電子ガス層、
４は高純度ｉ型AlXGa1-XAsスペーサ層、５はｎ
型AlXGa1-XAs電子供給層、６はｎ型GaAsオー
ミツク電極コンタクト層をそれぞれ示している。
第５図は第４図に見られるエピタキシヤル成長
半導体層の組成プロフアイルを表す線図である。
半導体層の組成プロフアイルを表す線図である。
図から判るように、ｉ型AlXGa1-XAsスペーサ
層４及びｎ型AlXGa1-XAs電子供給層５に於ける
ｘ値が0.3であり、その他の半導体層はｘ＝０で
ある。
層４及びｎ型AlXGa1-XAs電子供給層５に於ける
ｘ値が0.3であり、その他の半導体層はｘ＝０で
ある。
このような半導体層を備えた電界効果型半導体
装置は、２次元電子ガス層３にオーミツク・コン
タクトするソース電極及びドレイン電極を設け、
その間の２次元電子ガス層３をチヤネルとして用
い、そのチヤネルをゲート電極で制御するように
している。
装置は、２次元電子ガス層３にオーミツク・コン
タクトするソース電極及びドレイン電極を設け、
その間の２次元電子ガス層３をチヤネルとして用
い、そのチヤネルをゲート電極で制御するように
している。
尚、ｉ型AlXGa1-XAsスペーサ層４は、２次元
電子ガス層３に依存する電子とｎ型AlXGa1-XAs
電子供給層５からのイオン化したドナー不純物と
の空間分離を撤底させる為に設けたものであり、
このようにすると、電子がイオン化したドナー不
純物に依りクーロン散乱を受ける度合が著しく小
さくなり、ヘテロ界面に沿つて非常に高い電子移
動度が得られる。この効果は室温でも得られる
が、イオン化した不純物に依る散乱が支配的にな
る低温では特に顕著なものとなる。
電子ガス層３に依存する電子とｎ型AlXGa1-XAs
電子供給層５からのイオン化したドナー不純物と
の空間分離を撤底させる為に設けたものであり、
このようにすると、電子がイオン化したドナー不
純物に依りクーロン散乱を受ける度合が著しく小
さくなり、ヘテロ界面に沿つて非常に高い電子移
動度が得られる。この効果は室温でも得られる
が、イオン化した不純物に依る散乱が支配的にな
る低温では特に顕著なものとなる。
現在、この種の電界効果型半導体装置での最大
の技術課題となつているのは、２次元電子ガス層
３に於ける電子濃度の向上である。
の技術課題となつているのは、２次元電子ガス層
３に於ける電子濃度の向上である。
この２次元電子ガス層３に於ける電子濃度はｎ
型AlXGa1-XAs電子供給層５からｉ型GaAs能動
層４に滲み出す電子に依存するのであるから、ｎ
型AlXGa1-XAs電子供給層５に対するドーピング
を多くすれば良いことになるが、例えば、ｘ＝
0.3である場合に於いては、ｎ型AlXGa1-XAs電子
供給層５に対するドーピング限界は２×1018〔cm
-3〕程度であり、従つて、２次元電子ガス層３に
於ける電子濃度を高めることができない。
型AlXGa1-XAs電子供給層５からｉ型GaAs能動
層４に滲み出す電子に依存するのであるから、ｎ
型AlXGa1-XAs電子供給層５に対するドーピング
を多くすれば良いことになるが、例えば、ｘ＝
0.3である場合に於いては、ｎ型AlXGa1-XAs電子
供給層５に対するドーピング限界は２×1018〔cm
-3〕程度であり、従つて、２次元電子ガス層３に
於ける電子濃度を高めることができない。
第４図及び第５図について説明されるような半
導体層を成長させるには、通常、分子線エピタキ
シヤル成長（molecular beam epitaxy：MBE）
法を適用しているが、このMBE法は、１種また
はそれ以上の原料原子或いは分子を基板成長面に
衝突、吸収させ、加熱された基板から与える熱エ
ネルギで適当な格子点に移動させて半導体層を成
長させる超高真空成長プロセスであり、例えば、
ｎ型GaAs層を成長させる場合、超高真空チヤン
バ内にシヤツタを有する分子線セルをGa用、As
用、Si（ｎ型不純物）用の三つを配設し、分子線
セルを加熱して蒸気圧が所定値に上昇したところ
で各シヤツタを開きｎ型GaAsの成長を開始する
ようにしている。
導体層を成長させるには、通常、分子線エピタキ
シヤル成長（molecular beam epitaxy：MBE）
法を適用しているが、このMBE法は、１種また
はそれ以上の原料原子或いは分子を基板成長面に
衝突、吸収させ、加熱された基板から与える熱エ
ネルギで適当な格子点に移動させて半導体層を成
長させる超高真空成長プロセスであり、例えば、
ｎ型GaAs層を成長させる場合、超高真空チヤン
バ内にシヤツタを有する分子線セルをGa用、As
用、Si（ｎ型不純物）用の三つを配設し、分子線
セルを加熱して蒸気圧が所定値に上昇したところ
で各シヤツタを開きｎ型GaAsの成長を開始する
ようにしている。
前記ｎ型AlXGa1-XAs層に於ける不純物濃度を
高めることができない理由に関しては、種々の説
明或いは主張が展開されつつあるが、いま一つ判
然としないのが実情である。
高めることができない理由に関しては、種々の説
明或いは主張が展開されつつあるが、いま一つ判
然としないのが実情である。
前記欠点を解消する手段として、例えば、ｉ型
AlXGa1-XAsスペーサ層４を薄くしたり、全く形
成しない等の対策も採られているが、それでも、
２次元電子ガス層３に於ける電子濃度として最高
で１×1012〔cm-2〕程度しか得られない。
AlXGa1-XAsスペーサ層４を薄くしたり、全く形
成しない等の対策も採られているが、それでも、
２次元電子ガス層３に於ける電子濃度として最高
で１×1012〔cm-2〕程度しか得られない。
このように２次元電子ガス層３の電子濃度を高
めることができないことは、電流を取り出せない
ことに結び付き、従つて、伝達コンダクタンスｇ
ｍは小さいから、例えば、メモリのアクセスなど
に用いた場合には、負荷容量の充放電に時間が掛
かるので、システム全体のスピードは低く抑えら
れてしまう。
めることができないことは、電流を取り出せない
ことに結び付き、従つて、伝達コンダクタンスｇ
ｍは小さいから、例えば、メモリのアクセスなど
に用いた場合には、負荷容量の充放電に時間が掛
かるので、システム全体のスピードは低く抑えら
れてしまう。
ところで、近年、AlGaAs層に於ける電子密度
を向上する為、超格子技術を適用することが考え
られている。
を向上する為、超格子技術を適用することが考え
られている。
即ち、一般に、AlGaAsにSiをドープするとド
ナー準位が深くなることが原因になつて、電子密
度が充分に高くならない。その理由がAl原子と
Si原子の相互作用にあると考えて、Siドープ
GaAs−ノン・ドープAlAs超格子構造を形成し、
Al原子とSi原子とを遠ざけた状態にしながら等
価的にAlGaAs構造にしたところ、電子密度が１
桁程度向上したとされているものである（要すれ
ば、雑誌「日経エレクトロニクス」1984−７−16
第105頁乃至第108頁参照）。
ナー準位が深くなることが原因になつて、電子密
度が充分に高くならない。その理由がAl原子と
Si原子の相互作用にあると考えて、Siドープ
GaAs−ノン・ドープAlAs超格子構造を形成し、
Al原子とSi原子とを遠ざけた状態にしながら等
価的にAlGaAs構造にしたところ、電子密度が１
桁程度向上したとされているものである（要すれ
ば、雑誌「日経エレクトロニクス」1984−７−16
第105頁乃至第108頁参照）。
従つて、この技術を適用して、本発明が対象と
している電界効果型半導体装置の電子供給層を形
成すれば、２次元電子ガス層に於ける電子濃度を
高めることが可能となる筈である。
している電界効果型半導体装置の電子供給層を形
成すれば、２次元電子ガス層に於ける電子濃度を
高めることが可能となる筈である。
然しながら、この場合に於いても、超格子を構
成しているSiドープGaAsは通常のMBE法を適用
して成長させているのであるから、その不純物濃
度を高めるには限界がある。
成しているSiドープGaAsは通常のMBE法を適用
して成長させているのであるから、その不純物濃
度を高めるには限界がある。
本発明に於ける一実施例を解説する為の図であ
る第１図及び第２図を借りて説明すると、本発明
電界効果型半導体装置は、半絶縁性GaAs基板１
上に形成されたｉ型GaAs能動層２と、該ｉ型
GaAs能動層２上に形成されたｉ型AlAs薄膜５Ａ
並びにアトミツク・プレーン・ドーピング法にて
ドーピングされたｎ型GaAs薄膜５Ｂで構成され
た超格子及び該超格子上に形成されたｎ型AlX
Ga1-XAs膜５Ｃのそれぞれからなる電子供給層
５′とを備えてなる構成を採つている。
る第１図及び第２図を借りて説明すると、本発明
電界効果型半導体装置は、半絶縁性GaAs基板１
上に形成されたｉ型GaAs能動層２と、該ｉ型
GaAs能動層２上に形成されたｉ型AlAs薄膜５Ａ
並びにアトミツク・プレーン・ドーピング法にて
ドーピングされたｎ型GaAs薄膜５Ｂで構成され
た超格子及び該超格子上に形成されたｎ型AlX
Ga1-XAs膜５Ｃのそれぞれからなる電子供給層
５′とを備えてなる構成を採つている。
本発明に於いて、ｎ型GaAs薄膜５Ｂを形成す
る際、前記したようにアトミツク・プレーン・ド
ーピング（APD）法を適用しているのは、MBE
法で各半導体層を成長させながら通常の技法でド
ーピングするよりも不純物濃度を高くすることが
できるからである。
る際、前記したようにアトミツク・プレーン・ド
ーピング（APD）法を適用しているのは、MBE
法で各半導体層を成長させながら通常の技法でド
ーピングするよりも不純物濃度を高くすることが
できるからである。
次に、一例としてAPD法を適用することに依
りｎ型GaAs層を成長する場合について説明しよ
う。
りｎ型GaAs層を成長する場合について説明しよ
う。
超高真空チヤンバ内にシヤツタを有する分子線
セルをGa用、As用、Si用の三つを配設し、ま
た、ｎ型GaAs層を成長させるべき半絶縁性
GaAs基板ご配設して加熱する。
セルをGa用、As用、Si用の三つを配設し、ま
た、ｎ型GaAs層を成長させるべき半絶縁性
GaAs基板ご配設して加熱する。
各分子線セルを加熱して蒸気圧が所定値に上昇
したところで例えばAs用及びSi用の分子線セル
のシヤツタを開放する。AsはGaの存在下で初め
てGaAsとしてGaAs基板に被着することが可能
になるものであり、前記のように、As用分子線
セルのシヤツタを開放しても、Asが単独でGaAs
基板に被着することはあり得ない。従つて、この
場合、GaAs基板に被着されるのはSiのみであ
り、Siは加熱されたGaAs基板に衝突・吸収さ
れ、その面上を充分に時間を掛けて移動し適切な
格子点を探すことができる。尚、GaAs基板にAs
が被着しないのにAs用分子線セルのシヤツタを
開いておくのは、GaAs基板の温度が上昇してい
る為、Asが或る程度以上の蒸気圧を保つた雰囲
気を生成しておかないと、GaAs基板からAsが放
出されてしまうことに依る。
したところで例えばAs用及びSi用の分子線セル
のシヤツタを開放する。AsはGaの存在下で初め
てGaAsとしてGaAs基板に被着することが可能
になるものであり、前記のように、As用分子線
セルのシヤツタを開放しても、Asが単独でGaAs
基板に被着することはあり得ない。従つて、この
場合、GaAs基板に被着されるのはSiのみであ
り、Siは加熱されたGaAs基板に衝突・吸収さ
れ、その面上を充分に時間を掛けて移動し適切な
格子点を探すことができる。尚、GaAs基板にAs
が被着しないのにAs用分子線セルのシヤツタを
開いておくのは、GaAs基板の温度が上昇してい
る為、Asが或る程度以上の蒸気圧を保つた雰囲
気を生成しておかないと、GaAs基板からAsが放
出されてしまうことに依る。
さて、GaAs基板全面に於いてSiが占位し得る
格子点にSiを被着してから、Si用分子線セルのシ
ヤツタを閉成し且つGa用分子線セルのシヤツタ
を開放することに依りGaAs層を数原子層分だけ
成長させ、再び、Ga用分子線セルのシヤツタを
閉成し且つSi用分子線セルのシヤツタを開放して
Siの被着を行う。以後、この工程を必要に応じて
繰り返し、高濃度のｎ型GaAs層を成長させる。
格子点にSiを被着してから、Si用分子線セルのシ
ヤツタを閉成し且つGa用分子線セルのシヤツタ
を開放することに依りGaAs層を数原子層分だけ
成長させ、再び、Ga用分子線セルのシヤツタを
閉成し且つSi用分子線セルのシヤツタを開放して
Siの被着を行う。以後、この工程を必要に応じて
繰り返し、高濃度のｎ型GaAs層を成長させる。
以上説明した技法がAPD法であり、この技術
に依ると、従来の通常のMBE法に於けるドーピ
ングと比較し、不純物濃度を２倍程度高くするこ
とができる。
に依ると、従来の通常のMBE法に於けるドーピ
ングと比較し、不純物濃度を２倍程度高くするこ
とができる。
本発明に依る電界効果型半導体装置では、電子
供給層５′の一部にｉ型AlAs薄膜５Ａ及びAPD
法にてドーピングされたｎ型GaAs薄膜５Ｂから
なる超格子を用いているところから、ｉ型GaAs
能動層２に生成される２次元電子ガス層３に於け
る電子濃度は第４図に関して説明した従来技術に
比較して２倍程度、また、従来のSiドープGaAs
−ノン・ドープAlAsからなる超格子構造に比較
しても20〔％〕〜30〔％〕程度高くなり、その結
果、伝達コンダクタンスｇｍが高くなつて大きな
電流を取り出すことが可能である。
供給層５′の一部にｉ型AlAs薄膜５Ａ及びAPD
法にてドーピングされたｎ型GaAs薄膜５Ｂから
なる超格子を用いているところから、ｉ型GaAs
能動層２に生成される２次元電子ガス層３に於け
る電子濃度は第４図に関して説明した従来技術に
比較して２倍程度、また、従来のSiドープGaAs
−ノン・ドープAlAsからなる超格子構造に比較
しても20〔％〕〜30〔％〕程度高くなり、その結
果、伝達コンダクタンスｇｍが高くなつて大きな
電流を取り出すことが可能である。
第１図は本発明一実施例に於けるエピタキシヤ
ル成長半導体層の構成を表す要部切断側面図であ
り、第４図及び第５図に於いて用いた記号と同記
号は同部分を表すか或いは同じ意味を持つものと
する。
ル成長半導体層の構成を表す要部切断側面図であ
り、第４図及び第５図に於いて用いた記号と同記
号は同部分を表すか或いは同じ意味を持つものと
する。
本実施例が第４図及び第５図に見られる従来例
と相違する点は、電子供給層５′がｉ型AlAs薄膜
５Ａ及びAPD法にてドーピングされたｎ型GaAs
薄膜５Ｂで構成された超格子と通常用いられてい
るｎ型AlXGa1-XAs膜５Ｃで構成されていること
である。
と相違する点は、電子供給層５′がｉ型AlAs薄膜
５Ａ及びAPD法にてドーピングされたｎ型GaAs
薄膜５Ｂで構成された超格子と通常用いられてい
るｎ型AlXGa1-XAs膜５Ｃで構成されていること
である。
第２図は第１図に見られるエピタキシヤル成長
半導体層の組成プロフアイルを表す線図である。
半導体層の組成プロフアイルを表す線図である。
図から判るように、電子供給層５′に於ける超
格子を構成しているｉ型AlAs薄膜５Ａのｘ値は
１であり、また、ｎ型AlXGa1-XAs膜５Ｃのｘ値
は0.2である。
格子を構成しているｉ型AlAs薄膜５Ａのｘ値は
１であり、また、ｎ型AlXGa1-XAs膜５Ｃのｘ値
は0.2である。
本実施例に見られるような超格子に於いては、
エネルギ準位が量子化されて高エネルギ側に移動
する為、ｎ型GaAs薄膜５Ｂに依る井戸に電子が
蓄積されることはなく、バリヤであるｉ型AlAs
薄膜５Ａの両側に蓄積される。ところが、超格子
の表面側には適当な組成を持つたｎ型AlXGa1-X
As膜５Ｃが存在している為、そこには蓄積され
難く、結局、ｉ型GaAs能動層２側にのみ蓄積さ
れることになり、従つて、通常の此の種の電界効
果型半導体装置と同様な単一の２次元電子ガス層
３が生成されることになり、しかも、その２次元
電子ガス層３に於ける電子濃度は従来技術に依る
場合と比較すると著しく高く、最大で1.5×1012
〔cm-2〕にも達する。更に、AlAs／ｎ型GaAsへ
のドーピングはAPD法を適用して行つている為、
高濃度のドーピングが可能であり、従つて、電子
供給層としてのAlAs／ｎ型GaAsは然程多周期を
必要としない旨の利点も生じ、例えば、このよう
なAlAs／ｎ型GaAsはGaAs能動層近傍に１〜２
周期程度形成すれば充分であり、それ以上は、通
常のｎ型AlXGa1-XAs層を形成すれば良い。しか
も、このｎ型AlXGa1-XAs層はｘ＝0.2程度に選択
すると、従来、問題になつていた光応答を解消す
ることができるばかりでなく、ソース及びドレイ
ンのコンタクト抵抗も低下させることができる。
即ち、APD法を適用して形成された１〜２周期
のAlAs／ｎ型GaAs超格子及びｎ型Al0.2Ga0.8As
の併用に依り、高い不純物濃度nS、少ない光応
答、低コンタクト抵抗を全て実現することがで
き、そして、その表面側はｎ型Al0.2Ga0.8Asであ
るから、素子製造プロセスも従来の技術を用いる
ことができる。
エネルギ準位が量子化されて高エネルギ側に移動
する為、ｎ型GaAs薄膜５Ｂに依る井戸に電子が
蓄積されることはなく、バリヤであるｉ型AlAs
薄膜５Ａの両側に蓄積される。ところが、超格子
の表面側には適当な組成を持つたｎ型AlXGa1-X
As膜５Ｃが存在している為、そこには蓄積され
難く、結局、ｉ型GaAs能動層２側にのみ蓄積さ
れることになり、従つて、通常の此の種の電界効
果型半導体装置と同様な単一の２次元電子ガス層
３が生成されることになり、しかも、その２次元
電子ガス層３に於ける電子濃度は従来技術に依る
場合と比較すると著しく高く、最大で1.5×1012
〔cm-2〕にも達する。更に、AlAs／ｎ型GaAsへ
のドーピングはAPD法を適用して行つている為、
高濃度のドーピングが可能であり、従つて、電子
供給層としてのAlAs／ｎ型GaAsは然程多周期を
必要としない旨の利点も生じ、例えば、このよう
なAlAs／ｎ型GaAsはGaAs能動層近傍に１〜２
周期程度形成すれば充分であり、それ以上は、通
常のｎ型AlXGa1-XAs層を形成すれば良い。しか
も、このｎ型AlXGa1-XAs層はｘ＝0.2程度に選択
すると、従来、問題になつていた光応答を解消す
ることができるばかりでなく、ソース及びドレイ
ンのコンタクト抵抗も低下させることができる。
即ち、APD法を適用して形成された１〜２周期
のAlAs／ｎ型GaAs超格子及びｎ型Al0.2Ga0.8As
の併用に依り、高い不純物濃度nS、少ない光応
答、低コンタクト抵抗を全て実現することがで
き、そして、その表面側はｎ型Al0.2Ga0.8Asであ
るから、素子製造プロセスも従来の技術を用いる
ことができる。
ここで、第１図及び第２図に見られるようなエ
ピタキシヤル成長半導体層を製造する場合につい
て第４図及び第５図に関して説明した従来技術と
比較して説明する。
ピタキシヤル成長半導体層を製造する場合につい
て第４図及び第５図に関して説明した従来技術と
比較して説明する。
ｉ型GaAs能動層２を成長させる迄は第３図及
び第５図に関して説明した従来例と全く同じであ
る。
び第５図に関して説明した従来例と全く同じであ
る。
次に、Ga用分子線セルのシヤツタを閉成する
と共にAl用分子線セルのシヤツタを新たに開放
してｉ型AlAs薄膜５Ａを成長させる。
と共にAl用分子線セルのシヤツタを新たに開放
してｉ型AlAs薄膜５Ａを成長させる。
次に、Al用分子線セルを閉成し、前記APD法
を適用してｎ型GaAs層を成長する場合の説明と
全く同様にしてｎ型GaAs薄層５Ｂを成長させ
る。即ち、Si用分子線セルのシヤツタ及びAl用
分子線セルのシヤツタを閉成すると共にGa用分
子線セルのシヤツタ及びAs用分子セルのシヤツ
タを開放してGaAs薄膜を数原子層分だけ成長さ
せ、その状態から、Ga用分子線セルのシヤツタ
を閉成するそ共にSi用分子線セルのシヤツタを開
放してGaAs薄膜全面に於いてSiが占位可能であ
る格子点にSiを被着させる。これに依り、高濃度
のSiドーピングが行われたことになる。この後、
必要に応じ、GaAs薄膜とSi薄膜の形成を繰り返
すようにする。完成された超格子に於けるSiのド
ーピング量はドーズ量にして３×1012〔cm-2〕程
度であつた。
を適用してｎ型GaAs層を成長する場合の説明と
全く同様にしてｎ型GaAs薄層５Ｂを成長させ
る。即ち、Si用分子線セルのシヤツタ及びAl用
分子線セルのシヤツタを閉成すると共にGa用分
子線セルのシヤツタ及びAs用分子セルのシヤツ
タを開放してGaAs薄膜を数原子層分だけ成長さ
せ、その状態から、Ga用分子線セルのシヤツタ
を閉成するそ共にSi用分子線セルのシヤツタを開
放してGaAs薄膜全面に於いてSiが占位可能であ
る格子点にSiを被着させる。これに依り、高濃度
のSiドーピングが行われたことになる。この後、
必要に応じ、GaAs薄膜とSi薄膜の形成を繰り返
すようにする。完成された超格子に於けるSiのド
ーピング量はドーズ量にして３×1012〔cm-2〕程
度であつた。
次に、再びｉ型AlAs薄膜５Ａを前記と同様に
して成長させる。
して成長させる。
この後は第４図及び第５図に関して説明した従
来技術と同様にしてｎ型AlXGa1-XAs電子供給層
５及びｎ型GaAsオーミツク・コンタクト層６を
成長させれば良い。
来技術と同様にしてｎ型AlXGa1-XAs電子供給層
５及びｎ型GaAsオーミツク・コンタクト層６を
成長させれば良い。
第３図は前記のようにして製造されたエピタキ
シヤル成長半導体層を用いて完成された此の種の
電界効果型半導体装置の要部切断側面図を表して
いる。尚、第１図及び第２図に於いて用いた記号
と同記号は同部分を表すか或いは同じ意味を持つ
ものとする。
シヤル成長半導体層を用いて完成された此の種の
電界効果型半導体装置の要部切断側面図を表して
いる。尚、第１図及び第２図に於いて用いた記号
と同記号は同部分を表すか或いは同じ意味を持つ
ものとする。
図に於いて、８はソース電極、９はドレイン電
極、１０はゲート電極をそれぞれ示している。
極、１０はゲート電極をそれぞれ示している。
図示の電界効果型半導体装置を得る場合、図か
ら明らかなように、第１図及び第２図に関し説明
したようにしてエピタキシヤル成長半導体層を形
成した後、オーミツク・コンタクト電極膜を形成
し、通常の技法でパターニングすることに依り、
ソース電極８及びドレイン電極９を形成し、それ
等電極８及び９をマスクとしてｎ型GaAsオーミ
ツク電極コンタクト層６のエツチングを行い、露
出されたｎ型AlXGa1-XAs膜５Ｃ上にゲート電極
１０を形成するものである。
ら明らかなように、第１図及び第２図に関し説明
したようにしてエピタキシヤル成長半導体層を形
成した後、オーミツク・コンタクト電極膜を形成
し、通常の技法でパターニングすることに依り、
ソース電極８及びドレイン電極９を形成し、それ
等電極８及び９をマスクとしてｎ型GaAsオーミ
ツク電極コンタクト層６のエツチングを行い、露
出されたｎ型AlXGa1-XAs膜５Ｃ上にゲート電極
１０を形成するものである。
本発明に依る電界効果型半導体装置では、ｉ型
GaAs能動層側の電子供給層がｉ型AlAs薄膜と
APD法で高濃度に不純物がドープされたｎ型
GaAs薄膜とからなる超格子で構成されている。
GaAs能動層側の電子供給層がｉ型AlAs薄膜と
APD法で高濃度に不純物がドープされたｎ型
GaAs薄膜とからなる超格子で構成されている。
この構成に依れば、前記能動層に生成される２
次元電子ガス層に於ける電子濃度は、従来技術に
依つて製造した此の種の電界効果型半導体装置に
比較して２倍程度、また、SiドープGaAs−ノ
ン・ドープAlAsからなる超格子構造と比較して
も20〜30〔％〕程度も高くなり、その結果、伝達
コンダクタンスｇｍが高くなつて大きな電流を取
り出すことが可能であり、従つて、メモリのアク
セスなどに用いた場合にも、負荷容量の充放電を
高速で行うことができる。
次元電子ガス層に於ける電子濃度は、従来技術に
依つて製造した此の種の電界効果型半導体装置に
比較して２倍程度、また、SiドープGaAs−ノ
ン・ドープAlAsからなる超格子構造と比較して
も20〜30〔％〕程度も高くなり、その結果、伝達
コンダクタンスｇｍが高くなつて大きな電流を取
り出すことが可能であり、従つて、メモリのアク
セスなどに用いた場合にも、負荷容量の充放電を
高速で行うことができる。
また、各半導体層をエピタキシヤル成長させる
場合は勿論のこと、高不純物濃度薄膜をエピタキ
シヤル成長させる際であつても温度を高く維持し
ておくことが可能であるから、スルー・プツトの
低下などの問題は生じない。
場合は勿論のこと、高不純物濃度薄膜をエピタキ
シヤル成長させる際であつても温度を高く維持し
ておくことが可能であるから、スルー・プツトの
低下などの問題は生じない。
第１図は本発明一実施例に於けるエピタキシヤ
ル成長半導体層の構成を示す要部切断側面図、第
２図は第１図に見られるエピタキシヤル成長半導
体層の組成プロフアイルを示す線図、第３図は本
発明一実施例の要部切断側面図、第４図は従来例
に於けるエピタキシヤル成長半導体層の構成を示
す要部切断側面図、第５図は第４図に見られるエ
ピタキシヤル成長半導体層の組成プロフアイルを
示す線図をそれぞれ表している。 図に於いて、１は半絶縁性GaAs基板、２は高
純度ｉ型GaAs能動層、３は２次元電子ガス層、
４は高純度ｉ型AlXGa1-XAsスペーサ層、５はｎ
型AlXGa1-XAs電子供給層、５′は電子供給層、５
ＡはAlAs薄膜、５Ｂはｎ型GaAs薄膜、５Ｃはｎ
型AlXGa1-XAs電子供給層、６はｎ型GaAsオー
ミツク電極コンタクト層をそれぞれ示している。
ル成長半導体層の構成を示す要部切断側面図、第
２図は第１図に見られるエピタキシヤル成長半導
体層の組成プロフアイルを示す線図、第３図は本
発明一実施例の要部切断側面図、第４図は従来例
に於けるエピタキシヤル成長半導体層の構成を示
す要部切断側面図、第５図は第４図に見られるエ
ピタキシヤル成長半導体層の組成プロフアイルを
示す線図をそれぞれ表している。 図に於いて、１は半絶縁性GaAs基板、２は高
純度ｉ型GaAs能動層、３は２次元電子ガス層、
４は高純度ｉ型AlXGa1-XAsスペーサ層、５はｎ
型AlXGa1-XAs電子供給層、５′は電子供給層、５
ＡはAlAs薄膜、５Ｂはｎ型GaAs薄膜、５Ｃはｎ
型AlXGa1-XAs電子供給層、６はｎ型GaAsオー
ミツク電極コンタクト層をそれぞれ示している。
Claims (1)
- １ 半絶縁性GaAs基板上に形成されたｉ型
GaAs能動層と、該ｉ型GaAs能動層上に形成さ
れたｉ型AlAs薄膜並びにアトミツク・プレー
ン・ドーピング法にてドーピングされたｎ型
GaAs薄膜で構成された超格子及び該超格子上に
形成されたｎ型AlGaAs膜のそれぞれからなる電
子供給層とを備えてなることを特徴とする電界効
果型半導体装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60037433A JPS61198784A (ja) | 1985-02-28 | 1985-02-28 | 電界効果型半導体装置 |
| DE8686301407T DE3682421D1 (de) | 1985-02-28 | 1986-02-27 | Feldeffekt-halbleiteranordnung. |
| EP86301407A EP0199435B1 (en) | 1985-02-28 | 1986-02-27 | Field effect semiconductor device |
| KR1019860001428A KR890004959B1 (ko) | 1985-02-28 | 1986-02-28 | 전계효과 반도체 장치 |
| US07/131,232 US4833508A (en) | 1985-02-28 | 1987-12-07 | High electron mobility device with intrinsic AlAs/GaAs superlattice separator region |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60037433A JPS61198784A (ja) | 1985-02-28 | 1985-02-28 | 電界効果型半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61198784A JPS61198784A (ja) | 1986-09-03 |
| JPH0156543B2 true JPH0156543B2 (ja) | 1989-11-30 |
Family
ID=12497377
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60037433A Granted JPS61198784A (ja) | 1985-02-28 | 1985-02-28 | 電界効果型半導体装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4833508A (ja) |
| EP (1) | EP0199435B1 (ja) |
| JP (1) | JPS61198784A (ja) |
| KR (1) | KR890004959B1 (ja) |
| DE (1) | DE3682421D1 (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5216260A (en) * | 1984-11-19 | 1993-06-01 | Max-Planck Gesellschaft Zur Foerderung Der Wissenschaften E.V. | Optically bistable semiconductor device with pairs of monoatomic layers separated by intrinsic layers |
| US4827320A (en) * | 1986-09-19 | 1989-05-02 | University Of Illinois | Semiconductor device with strained InGaAs layer |
| JPS63316484A (ja) * | 1987-06-19 | 1988-12-23 | Fujitsu Ltd | 量子効果半導体装置 |
| DE3828885A1 (de) * | 1988-08-26 | 1990-03-01 | Mitsubishi Electric Corp | Feldeffekttransistor |
| DE69031813T2 (de) * | 1989-04-04 | 1998-04-09 | Siemens Ag | HEMT-Struktur |
| US5436470A (en) * | 1991-01-14 | 1995-07-25 | Sumitomo Electric Industries, Ltd. | Field effect transistor |
| JP3173080B2 (ja) * | 1991-12-05 | 2001-06-04 | 日本電気株式会社 | 電界効果トランジスタ |
| US5488237A (en) * | 1992-02-14 | 1996-01-30 | Sumitomo Electric Industries, Ltd. | Semiconductor device with delta-doped layer in channel region |
| US5278444A (en) * | 1992-02-26 | 1994-01-11 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Planar varactor frequency multiplier devices with blocking barrier |
| DE4216030A1 (de) * | 1992-05-15 | 1993-11-18 | Forschungszentrum Juelich Gmbh | Elektronisches Bauelement mit wenigstens einem Stromkanal, der ein zweidimensionales Ladungsträgergas enthält |
| JP2914049B2 (ja) * | 1992-10-27 | 1999-06-28 | 株式会社デンソー | ヘテロ接合を有する化合物半導体基板およびそれを用いた電界効果トランジスタ |
| US5686737A (en) * | 1994-09-16 | 1997-11-11 | Cree Research, Inc. | Self-aligned field-effect transistor for high frequency applications |
| JP3458349B2 (ja) * | 1996-11-19 | 2003-10-20 | 株式会社デンソー | 半導体装置 |
| JP3429700B2 (ja) | 1999-03-19 | 2003-07-22 | 富士通カンタムデバイス株式会社 | 高電子移動度トランジスタ |
| TWI222750B (en) * | 2003-04-25 | 2004-10-21 | Univ Nat Cheng Kung | Voltage adjustable multi-stage extrinsic transconductance amplification HEMT |
| US20050104087A1 (en) * | 2003-11-19 | 2005-05-19 | Lan Ellen Y. | InGaP pHEMT device for power amplifier operation over wide temperature range |
| FR2875337A1 (fr) * | 2004-09-13 | 2006-03-17 | Picogiga Internat Soc Par Acti | Structures hemt piezoelectriques a desordre d'alliage nul |
| FR2875338B1 (fr) * | 2004-09-13 | 2007-01-05 | Picogiga Internat Soc Par Acti | Methode d'elaboration de structures hemt piezoelectriques a desordre d'alliage nul |
| US7821030B2 (en) * | 2005-03-02 | 2010-10-26 | Panasonic Corporation | Semiconductor device and method for manufacturing the same |
| US7253455B2 (en) * | 2005-04-05 | 2007-08-07 | Freescale Semiconductor, Inc. | pHEMT with barrier optimized for low temperature operation |
| JP5762049B2 (ja) * | 2011-02-28 | 2015-08-12 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4205329A (en) * | 1976-03-29 | 1980-05-27 | Bell Telephone Laboratories, Incorporated | Periodic monolayer semiconductor structures grown by molecular beam epitaxy |
| US4194935A (en) * | 1978-04-24 | 1980-03-25 | Bell Telephone Laboratories, Incorporated | Method of making high mobility multilayered heterojunction devices employing modulated doping |
| US4410902A (en) * | 1981-03-23 | 1983-10-18 | The United States Of America As Represented By The Secretary Of The Army | Planar doped barrier semiconductor device |
| DE3480631D1 (de) * | 1983-06-24 | 1990-01-04 | Nec Corp | Halbleiterstruktur mit uebergitter hoher traegerdichte. |
| US4882609A (en) * | 1984-11-19 | 1989-11-21 | Max-Planck Gesellschaft Zur Forderung Der Wissenschafter E.V. | Semiconductor devices with at least one monoatomic layer of doping atoms |
| JPS61271874A (ja) * | 1985-05-27 | 1986-12-02 | Fujitsu Ltd | 半導体装置 |
| JPH0628273A (ja) * | 1991-01-09 | 1994-02-04 | Nec Corp | 入力電文振分方式 |
-
1985
- 1985-02-28 JP JP60037433A patent/JPS61198784A/ja active Granted
-
1986
- 1986-02-27 EP EP86301407A patent/EP0199435B1/en not_active Expired - Lifetime
- 1986-02-27 DE DE8686301407T patent/DE3682421D1/de not_active Expired - Lifetime
- 1986-02-28 KR KR1019860001428A patent/KR890004959B1/ko not_active Expired
-
1987
- 1987-12-07 US US07/131,232 patent/US4833508A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61198784A (ja) | 1986-09-03 |
| EP0199435A3 (en) | 1988-03-02 |
| EP0199435B1 (en) | 1991-11-13 |
| US4833508A (en) | 1989-05-23 |
| KR860006843A (ko) | 1986-09-15 |
| DE3682421D1 (de) | 1991-12-19 |
| KR890004959B1 (ko) | 1989-12-02 |
| EP0199435A2 (en) | 1986-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61198784A (ja) | 電界効果型半導体装置 | |
| US4686550A (en) | Heterojunction semiconductor devices having a doping interface dipole | |
| EP2382667B1 (en) | Tunnel field effect transistor and method of manufacturing same | |
| JPS6127681A (ja) | 超格子構造のチヤネル部をもつ電界効果トランジスタ | |
| JPH07120790B2 (ja) | 半導体装置 | |
| JPH0812916B2 (ja) | 電界効果トランジスタ | |
| JPH024140B2 (ja) | ||
| JP2919581B2 (ja) | 速度変調トランジスタ | |
| EP0249371B1 (en) | Semiconductor device including two compound semiconductors, and method of manufacturing such a device | |
| JPH05211178A (ja) | 調節されたエネルギ帯を有する薄膜形電界効果トランジスタ | |
| JPS639388B2 (ja) | ||
| JP2804041B2 (ja) | 電界効果型トランジスタ | |
| JPH0156541B2 (ja) | ||
| JP2811753B2 (ja) | 速度変調型電界効果トランジスタ | |
| JPH0156542B2 (ja) | ||
| JPS6149476A (ja) | 電界効果トランジスタ | |
| JP2616634B2 (ja) | 電界効果トランジスタ | |
| JP2701632B2 (ja) | エンハンスメント型電界効果トランジスタ | |
| JP2658934B2 (ja) | トンネルトランジスタ | |
| JPS62266874A (ja) | 半導体装置 | |
| JPH028450B2 (ja) | ||
| JPH06244217A (ja) | ヘテロ接合半導体装置 | |
| JP2761211B2 (ja) | 半導体装置 | |
| JPS62245681A (ja) | 負性微分抵抗電界効果トランジスタ | |
| JPH03165576A (ja) | 量子細線半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |