JPH0156541B2 - - Google Patents
Info
- Publication number
- JPH0156541B2 JPH0156541B2 JP60037431A JP3743185A JPH0156541B2 JP H0156541 B2 JPH0156541 B2 JP H0156541B2 JP 60037431 A JP60037431 A JP 60037431A JP 3743185 A JP3743185 A JP 3743185A JP H0156541 B2 JPH0156541 B2 JP H0156541B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- electron
- resistance semiconductor
- molecular beam
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
- H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
- H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
- H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
- H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、２次元電子ガス層を生成させて電子
の高速走行を可能とした電界効果型半導体装置の
改良に関する。
の高速走行を可能とした電界効果型半導体装置の
改良に関する。
第３図は前記電界効果型半導体装置の従来例に
於けるエピタキシヤル成長半導体層の構成を表す
要部切断側面図である（要すれば、特開昭59−
968号公報参照）。
於けるエピタキシヤル成長半導体層の構成を表す
要部切断側面図である（要すれば、特開昭59−
968号公報参照）。
図に於いて、１は半絶縁性GaAs基板、２は高
純度ｉ型GaAs能動層、３は２次元電子ガス層、
４は高純度ｉ型AlXGa1-XAsスペーサ層、５はｎ
型AlXGa1-XAs電子供給層、６はｎ型GaAsオー
ミツク電極コンタクト層をそれぞれ示している。
純度ｉ型GaAs能動層、３は２次元電子ガス層、
４は高純度ｉ型AlXGa1-XAsスペーサ層、５はｎ
型AlXGa1-XAs電子供給層、６はｎ型GaAsオー
ミツク電極コンタクト層をそれぞれ示している。
第４図は第３図に見られるエピタキシヤル成長
半導体層の組成プロフアイルを表す線図である。
半導体層の組成プロフアイルを表す線図である。
図から判るように、高純度ｉ型AlXGa1-XAsス
ペーサ層４に於けるｘ値は0.3以上であり、また、
ｎ型AlXGa1-XAs電子供給層５に於けるｘ値は0.2
以下であり、その他の半導体層はｘ＝０である。
ペーサ層４に於けるｘ値は0.3以上であり、また、
ｎ型AlXGa1-XAs電子供給層５に於けるｘ値は0.2
以下であり、その他の半導体層はｘ＝０である。
このような半導体層を備えた電界効果型半導体
装置は、２次元電子ガス層３にオーミツク・コン
タクトするソース電極及びドレイン電極を設け、
その間の２次元電子ガス層３をチヤネルとして用
い、そのチヤネルをゲート電極で制御するように
している。
装置は、２次元電子ガス層３にオーミツク・コン
タクトするソース電極及びドレイン電極を設け、
その間の２次元電子ガス層３をチヤネルとして用
い、そのチヤネルをゲート電極で制御するように
している。
図示例に於いて、ｉ型AlXGa1-XAsスペーサ層
４は、２次元電子ガス層３に依存する電子とｎ型
AlXGa1-XAs電子供給層５からのイオン化したド
ナー不純物との空間分離を徹底させる為に設けた
ものであり、このようにすると、電子がイオン化
したドナー不純物に依りクーロン散乱を受ける度
合が著しく小さくなり、ヘテロ界面に沿つて非常
に高い電子移動度が得られる。この効果は室温で
も得られるが、イオン化した不純物に依る散乱が
支配的になる低温では特に顕著なものとなる。
４は、２次元電子ガス層３に依存する電子とｎ型
AlXGa1-XAs電子供給層５からのイオン化したド
ナー不純物との空間分離を徹底させる為に設けた
ものであり、このようにすると、電子がイオン化
したドナー不純物に依りクーロン散乱を受ける度
合が著しく小さくなり、ヘテロ界面に沿つて非常
に高い電子移動度が得られる。この効果は室温で
も得られるが、イオン化した不純物に依る散乱が
支配的になる低温では特に顕著なものとなる。
また、ｎ型AlXGa1-XAs電子供給層５に於ける
ｘ値を0.2以下としている理由は、AlAsのモル比
を小さくすることに依り、深いドナー準位に起因
する光応答効果を回避したり、ソース電極及びド
レイン電極のオーミツク・コンタクト抵抗を低下
させる為である。
ｘ値を0.2以下としている理由は、AlAsのモル比
を小さくすることに依り、深いドナー準位に起因
する光応答効果を回避したり、ソース電極及びド
レイン電極のオーミツク・コンタクト抵抗を低下
させる為である。
然しながら、全体的にｘ値を低くした場合、電
子移動度が低下することになるから、ｉ型AlX
Ga1-XAsスペーサ層４に於けるｘ値を0.3にして
図示のように介在させるものである。
子移動度が低下することになるから、ｉ型AlX
Ga1-XAsスペーサ層４に於けるｘ値を0.3にして
図示のように介在させるものである。
現在、この種の電界効果半導体装置での最大の
技術課題となつているのは、２次元電子ガス層３
に於ける電子濃度の向上である。
技術課題となつているのは、２次元電子ガス層３
に於ける電子濃度の向上である。
電子濃度を向上させる手段として、一般には、
ｉ型AlXGa1-XAsスペーサ層４を薄くする等の対
策が採られているが、２次元電子ガス層３の電子
濃度としては最高で１×1012〔cm-2〕程度しか得
られない。
ｉ型AlXGa1-XAsスペーサ層４を薄くする等の対
策が採られているが、２次元電子ガス層３の電子
濃度としては最高で１×1012〔cm-2〕程度しか得
られない。
このように２次元電子ガス層３に於ける電子濃
度の向上に対しては不利であつても、第３図及び
第４図に見られるような構造の電界効果型半導体
装置では、ｉ型AlXGa1-XAsスペーサ層４の存在
は不可欠である為、それが原因となつて２次元電
子ガス層３の電子濃度が低下してしまうことは回
避できない。
度の向上に対しては不利であつても、第３図及び
第４図に見られるような構造の電界効果型半導体
装置では、ｉ型AlXGa1-XAsスペーサ層４の存在
は不可欠である為、それが原因となつて２次元電
子ガス層３の電子濃度が低下してしまうことは回
避できない。
そこで、この電子濃度を高める為の他の方法が
必要になつてくる。
必要になつてくる。
この２次元電子ガス層３に於ける電子濃度はｎ
型AlXGa1-XAs電子供給層５からｉ型GaAs能動
層４に滲み出す電子に依存するのであるから、ｎ
型AlXGa1-XAs電子供給層５に対するドーピング
を多くすれば良いことになるが、例えば、ｘ＝
0.2である場合に於いては、通常の分子線エピタ
キシヤル成長（molecular beam epitaxy：
MBE）法を適用した場合、ｎ型AlXGa1-XAs電子
供給層５に対するドーピング限界は２×1018〔cm
-3〕程度であり、従つて、従来技術では２次元電
子ガス層３に於ける電子濃度を高めることにも限
界が在る。
型AlXGa1-XAs電子供給層５からｉ型GaAs能動
層４に滲み出す電子に依存するのであるから、ｎ
型AlXGa1-XAs電子供給層５に対するドーピング
を多くすれば良いことになるが、例えば、ｘ＝
0.2である場合に於いては、通常の分子線エピタ
キシヤル成長（molecular beam epitaxy：
MBE）法を適用した場合、ｎ型AlXGa1-XAs電子
供給層５に対するドーピング限界は２×1018〔cm
-3〕程度であり、従つて、従来技術では２次元電
子ガス層３に於ける電子濃度を高めることにも限
界が在る。
第３図及び第４図について説明されるような半
導体層を成長させるには、通常、MBE法を適用
しているが、このMBE法は、１種またはそれ以
上の原料原子或いは分子を基板成長面に衝突・吸
収させ、加熱された基板から与える熱エネルギで
適当な格子点に移動させて半導体層を成長させる
超高真空成長プロセスであり、例えば、ｎ型
GaAs層を成長させる場合、超高真空チヤンバ内
にシヤツタを有する分子線セルをGa用、As用、
Si（ｎ型不純物）用の三つを配設し、分子線セル
を加熱して蒸気圧が所定値に上昇したところで各
シヤツタを開きｎ型GaAsの成長を開始する。
導体層を成長させるには、通常、MBE法を適用
しているが、このMBE法は、１種またはそれ以
上の原料原子或いは分子を基板成長面に衝突・吸
収させ、加熱された基板から与える熱エネルギで
適当な格子点に移動させて半導体層を成長させる
超高真空成長プロセスであり、例えば、ｎ型
GaAs層を成長させる場合、超高真空チヤンバ内
にシヤツタを有する分子線セルをGa用、As用、
Si（ｎ型不純物）用の三つを配設し、分子線セル
を加熱して蒸気圧が所定値に上昇したところで各
シヤツタを開きｎ型GaAsの成長を開始する。
前記ｎ型AlXGa1-XAs電子供給層５に於ける不
純物濃度を高めることができない理由に関して
は、種々の説明或いは主張が展開されつつある
が、いま一つ判然としないのが実情である。
純物濃度を高めることができない理由に関して
は、種々の説明或いは主張が展開されつつある
が、いま一つ判然としないのが実情である。
このように２次元電子ガス層３の電子濃度を高
めることができないことは、電流を取り出せない
ことに結び付き、従つて、伝達コンダクタンスｇ
ｍは小さいから、例えば、メモリのアクセスなど
に用いた場合には、負荷容量の充放電に時間が掛
かるので、システム全体のスピードは低く抑えら
れてしまう。
めることができないことは、電流を取り出せない
ことに結び付き、従つて、伝達コンダクタンスｇ
ｍは小さいから、例えば、メモリのアクセスなど
に用いた場合には、負荷容量の充放電に時間が掛
かるので、システム全体のスピードは低く抑えら
れてしまう。
本発明に於ける一実施例を解説する為の図であ
る第１図及び第２図を借りて説明すると、本発明
電界効果型半導体装置は、半絶縁性GaAs基板１
上に形成された高純度ｉ型GaAs能動層２と、該
高純度ｉ型GaAs能動層２上に形成された高純度
ｉ型AlXGa1-XAsスペーサ層４と、該高純度ｉ型
AlXGa1-XAsスペーサ層４上に形成されたｎ型
AlXGa1-XAs電子供給層５と、前記高純度ｉ型
AlXGa1-XAsスペーサ層４及び前記ｎ型AlXGa1-X
As電子供給層５の界面付近にアトミツク・プレ
ーン・ドーピング法で形成された高不純物濃度薄
膜５Ａとを備え、前記高純度ｉ型AlXGa1-XAsス
ペーサ層のｘ値が前記ｎ型AlXGa1-XAs電子供給
層に於けるｘ値より大である関係にある。
る第１図及び第２図を借りて説明すると、本発明
電界効果型半導体装置は、半絶縁性GaAs基板１
上に形成された高純度ｉ型GaAs能動層２と、該
高純度ｉ型GaAs能動層２上に形成された高純度
ｉ型AlXGa1-XAsスペーサ層４と、該高純度ｉ型
AlXGa1-XAsスペーサ層４上に形成されたｎ型
AlXGa1-XAs電子供給層５と、前記高純度ｉ型
AlXGa1-XAsスペーサ層４及び前記ｎ型AlXGa1-X
As電子供給層５の界面付近にアトミツク・プレ
ーン・ドーピング法で形成された高不純物濃度薄
膜５Ａとを備え、前記高純度ｉ型AlXGa1-XAsス
ペーサ層のｘ値が前記ｎ型AlXGa1-XAs電子供給
層に於けるｘ値より大である関係にある。
本発明に於いて、高不純物濃度薄膜５Ａを形成
する際、前記したようにアトミツク・プレーン・
ドーピング（APD）法を適用しているのは、
MBE法で各半導体層を成長させながら通常の技
法でドーピングするよりも不純物濃度が高い高不
純物濃度薄膜５Ａを得ることができるからであ
る。
する際、前記したようにアトミツク・プレーン・
ドーピング（APD）法を適用しているのは、
MBE法で各半導体層を成長させながら通常の技
法でドーピングするよりも不純物濃度が高い高不
純物濃度薄膜５Ａを得ることができるからであ
る。
次に、一例としてAPD法を適用することに依
りｎ型GaAs層を成長する場合について説明しよ
う。
りｎ型GaAs層を成長する場合について説明しよ
う。
超高真空チヤンバ内にシヤツタを有する分子線
セルをGa用、As用、Si用の三つを配設し、ま
た、ｎ型GaAs層を成長させるべき半絶縁性
GaAs基板を配設して加熱する。
セルをGa用、As用、Si用の三つを配設し、ま
た、ｎ型GaAs層を成長させるべき半絶縁性
GaAs基板を配設して加熱する。
各分子線セルを加熱して蒸気圧が所定値に上昇
したところで例えばAs用及びSi用の分子線セル
のシヤツタを開放する。AsはGaの存在下で初め
てGaAsとしてGaAs基板に被着することが可能
になるものであり、前記のように、As用分子線
セルのシヤツタを開放しても、GaAs基板が充分
に加熱されている限り、Asが単独でそれに被着
することはあり得ない。従つて、この場合、
GaAs基板に被着されるのはSiのみであり、Siは
加熱されたGaAs基板に衝突・吸収され、その面
上を充分に時間を掛けて移動し適切な格子点を探
すことができる。尚、GaAs基板にAsが被着しな
いのにAs用分子線セルのシヤツタを開いておく
のは、GaAs基板の温度が上昇している為、Asが
或る程度以上の蒸気圧を保つた雰囲気を生成して
おかないと、GaAs基板からAsが放出されてしま
うことに依る。
したところで例えばAs用及びSi用の分子線セル
のシヤツタを開放する。AsはGaの存在下で初め
てGaAsとしてGaAs基板に被着することが可能
になるものであり、前記のように、As用分子線
セルのシヤツタを開放しても、GaAs基板が充分
に加熱されている限り、Asが単独でそれに被着
することはあり得ない。従つて、この場合、
GaAs基板に被着されるのはSiのみであり、Siは
加熱されたGaAs基板に衝突・吸収され、その面
上を充分に時間を掛けて移動し適切な格子点を探
すことができる。尚、GaAs基板にAsが被着しな
いのにAs用分子線セルのシヤツタを開いておく
のは、GaAs基板の温度が上昇している為、Asが
或る程度以上の蒸気圧を保つた雰囲気を生成して
おかないと、GaAs基板からAsが放出されてしま
うことに依る。
さて、GaAs基板全面に於いてSiが占位し得る
格子点にSiを被着してから、si用分子線セルのシ
ヤツタを閉成し且つGa用分子線セルのシヤツタ
を開放することに依りGaAs層を数原子分層分だ
け成長させ、再び、Ga用分子線セルのシヤツタ
を閉成し且つSi用分子線セルのシヤツタを開放し
てSiの被着を行う。以後、この工程を必要に応じ
て繰り返し、高濃度のｎ型GaAs層を成長させ
る。
格子点にSiを被着してから、si用分子線セルのシ
ヤツタを閉成し且つGa用分子線セルのシヤツタ
を開放することに依りGaAs層を数原子分層分だ
け成長させ、再び、Ga用分子線セルのシヤツタ
を閉成し且つSi用分子線セルのシヤツタを開放し
てSiの被着を行う。以後、この工程を必要に応じ
て繰り返し、高濃度のｎ型GaAs層を成長させ
る。
以上説明した技法がAPD法であり、この技術
に依ると、従来の通常のMBE法に於けるドーピ
ングと比較し、不純物濃度を２倍程度高くするこ
とができる。
に依ると、従来の通常のMBE法に於けるドーピ
ングと比較し、不純物濃度を２倍程度高くするこ
とができる。
本発明に依る電界効果型半導体装置では、電子
供給層にAPD法にて形成された高不純物濃度薄
膜が存在していることから、高抵抗半導体能動層
に生成される２次元電子ガス層に於ける電子濃度
は20〔％〕〜30〔％〕程度高くなり、その結果、伝
達コンダクタンスｇｍが高くなつて大きな電流を
取り出すことが可能である。
供給層にAPD法にて形成された高不純物濃度薄
膜が存在していることから、高抵抗半導体能動層
に生成される２次元電子ガス層に於ける電子濃度
は20〔％〕〜30〔％〕程度高くなり、その結果、伝
達コンダクタンスｇｍが高くなつて大きな電流を
取り出すことが可能である。
〔実施例〕
第１図は本発明一実施例に於けるエピタキシヤ
ル成長半導体層の構成を表す要部切断側面図であ
り、第３図及び第４図に於いて用いた記号と同記
号は同部分を表すか或いは同じ意味を持つものと
する。
ル成長半導体層の構成を表す要部切断側面図であ
り、第３図及び第４図に於いて用いた記号と同記
号は同部分を表すか或いは同じ意味を持つものと
する。
本実施例が第３図及び第４図に見られる従来例
と相違する点は、ｎ型AlXGa1-XAs電子供給層５
内にAPD法にて形成した高不純物濃度薄膜５Ａ
を設けていることであり、この高不純物濃度薄膜
５Ａの実体は、APD法を適用することに依り、
例えば、Siを高濃度にドーピングしてなるｎ型
AlXGa1-XAs（ｘ≦0.2）薄膜である。
と相違する点は、ｎ型AlXGa1-XAs電子供給層５
内にAPD法にて形成した高不純物濃度薄膜５Ａ
を設けていることであり、この高不純物濃度薄膜
５Ａの実体は、APD法を適用することに依り、
例えば、Siを高濃度にドーピングしてなるｎ型
AlXGa1-XAs（ｘ≦0.2）薄膜である。
第２図は第１図に見られるエピタキシヤル成長
半導体層の組成プロフアイルを表す線図である。
半導体層の組成プロフアイルを表す線図である。
図から判るように、ｎ型AlXGa1-XAs電子供給
層５中にAPD法で形成された高不純物濃度薄膜
５Ａが存在していても、ｘ値の点では第４図に示
した従来例と相違するところはない。
層５中にAPD法で形成された高不純物濃度薄膜
５Ａが存在していても、ｘ値の点では第４図に示
した従来例と相違するところはない。
ここで、第１図及び第２図に見られるようなエ
ピタキシヤル成長半導体層を製造する場合につい
て第３図及び第４図に関して説明した従来技術と
比較して説明する。
ピタキシヤル成長半導体層を製造する場合につい
て第３図及び第４図に関して説明した従来技術と
比較して説明する。
高純度ｉ型AlXGa1-XAsスペーサ層４を成長さ
せるまで、若しくは、ｎ型AlXGa1-XAs電子供給
層５の一部を成長させる迄は第３図及び第４図に
説明した従来例と全く同じである。
せるまで、若しくは、ｎ型AlXGa1-XAs電子供給
層５の一部を成長させる迄は第３図及び第４図に
説明した従来例と全く同じである。
次に、Al用分子線セルのシヤツタ及びGa用分
子線セルのシヤツタを閉成し、Si用分子線セルの
シヤツタ及びAs用分子線セルのシヤツタのみを
開放して高濃度のSiドーピングを行う。尚、この
場合に於けるドーピング濃度を具体的に例示する
と1.1×1019〔cm-2〕である。
子線セルのシヤツタを閉成し、Si用分子線セルの
シヤツタ及びAs用分子線セルのシヤツタのみを
開放して高濃度のSiドーピングを行う。尚、この
場合に於けるドーピング濃度を具体的に例示する
と1.1×1019〔cm-2〕である。
次に、Si用分子線セルのシヤツタ及びAs用分
子線セルのシヤツタを開放したままAl用分子線
セルのシヤツタ及びGa用分子線セルのシヤツタ
を再び開放してｎ型AlXGa1-XAs電子供給層５を
所定の厚さに成長させる。
子線セルのシヤツタを開放したままAl用分子線
セルのシヤツタ及びGa用分子線セルのシヤツタ
を再び開放してｎ型AlXGa1-XAs電子供給層５を
所定の厚さに成長させる。
この後は第３図及び第４図に関して説明した従
来技術と同様にしてｎ型GaAsオーミツク・コン
タクト層６を成長させれば良く、また、電界効果
型半導体装置として完成させるには、通常の技法
通りにして、ゲート電極、ソース電極、ドレイン
電極等を形成する。尚、前記実施例では高濃度ｉ
型AlXGa1-XAsスペーサ層４とｎ型AlXGa1-XAs電
子供給層５との界面若しくはｎ型AlXGa1-XAs電
子供給層５内にAPD法で形成された高不純物濃
度薄膜５Ａを形成したが、これは高純度ｉ型AlX
Ga1-XAsスペーサ層４内に形成しても良い。
来技術と同様にしてｎ型GaAsオーミツク・コン
タクト層６を成長させれば良く、また、電界効果
型半導体装置として完成させるには、通常の技法
通りにして、ゲート電極、ソース電極、ドレイン
電極等を形成する。尚、前記実施例では高濃度ｉ
型AlXGa1-XAsスペーサ層４とｎ型AlXGa1-XAs電
子供給層５との界面若しくはｎ型AlXGa1-XAs電
子供給層５内にAPD法で形成された高不純物濃
度薄膜５Ａを形成したが、これは高純度ｉ型AlX
Ga1-XAsスペーサ層４内に形成しても良い。
本発明に依る電界効果型半導体装置では、
GaAs能動層上にｉ型AlXGa1-XAsスペーサ層が
形成され、そのスペーサ層上にはｎ型AlXGa1-X
As電子供給層が形成され、スペーサ層と電子供
給層の界面付近にAPD法で形成された高不純物
濃度薄膜を有し、そして、前記スペーサ層に於け
るｘ値が前記電子供給層に於けるｘ値よりも大に
なつている。
GaAs能動層上にｉ型AlXGa1-XAsスペーサ層が
形成され、そのスペーサ層上にはｎ型AlXGa1-X
As電子供給層が形成され、スペーサ層と電子供
給層の界面付近にAPD法で形成された高不純物
濃度薄膜を有し、そして、前記スペーサ層に於け
るｘ値が前記電子供給層に於けるｘ値よりも大に
なつている。
従つて、此の種の電界効果型半導体装置の欠点
である深いドナー準位に起因する光応答効果を解
消したり、或いは、ソース電極及びドレイン電極
のオーミツク・コンタクト抵抗を低下させる為に
ｎ型AlXGa1-XAs電子供給層に於けるｘ値を低く
採り、また、それに依る電子移動度の低下を回避
する為にｎ型AlXGa1-XAs電子供給層にに於ける
ｘ値よりも大であるそれを有するｉ型AlXGa1-X
Asスペーサ層を形成した場合であつても、前記
能動層に生成される２次元電子ガス層に於ける電
子濃度は、APD法に依つて形成された高不純物
濃度薄膜を用いない電子供給層を有する従来の此
の種の電界効果型半導体装置に比較して20〜30
〔％〕程度も高くなり、その結果、伝達コンダク
タンスｇｍが高くなつて大きな電流を取り出すこ
とが可能であり、従つて、メモリのアクセスなど
に用いた場合にも、負荷容量の充放電を高速で行
うことができる。
である深いドナー準位に起因する光応答効果を解
消したり、或いは、ソース電極及びドレイン電極
のオーミツク・コンタクト抵抗を低下させる為に
ｎ型AlXGa1-XAs電子供給層に於けるｘ値を低く
採り、また、それに依る電子移動度の低下を回避
する為にｎ型AlXGa1-XAs電子供給層にに於ける
ｘ値よりも大であるそれを有するｉ型AlXGa1-X
Asスペーサ層を形成した場合であつても、前記
能動層に生成される２次元電子ガス層に於ける電
子濃度は、APD法に依つて形成された高不純物
濃度薄膜を用いない電子供給層を有する従来の此
の種の電界効果型半導体装置に比較して20〜30
〔％〕程度も高くなり、その結果、伝達コンダク
タンスｇｍが高くなつて大きな電流を取り出すこ
とが可能であり、従つて、メモリのアクセスなど
に用いた場合にも、負荷容量の充放電を高速で行
うことができる。
また、各半導体層をエピタキシヤル成長させる
場合は勿論のこと、高不純物濃度薄膜をエピタキ
シヤル成長させる際であつても各分子線源の温度
を高く維持しておくことが可能であるから、スル
ー・プツトの低下などの問題は生じない。
場合は勿論のこと、高不純物濃度薄膜をエピタキ
シヤル成長させる際であつても各分子線源の温度
を高く維持しておくことが可能であるから、スル
ー・プツトの低下などの問題は生じない。
第１図は本発明一実施例に於けるエピタキシヤ
ル成長半導体層の構成を示す要部切断側面図、第
２図は第１図に見られるエピタキシヤル成長半導
体層の組成プロフアイルを示す線図、第３図は従
来例に於けるエピタキシヤル成長半導体層の構成
を示す要部切断側面図、第４図は第３図に見られ
るエピタキシヤル成長半導体層の組成プロフアイ
ルを示す線図をそれぞれ表している。 図に於いて、１は半絶縁性GaAs基板、２は、
高純度ｉ型GaAs能動層、３は２次元電子ガス
層、４は高純度ｉ型AlXGa1-XAsスペーサ層、５
はｎ型AlXGa1-XAs電子供給層、５ＡはAPD法で
形成した高不純物濃度薄膜、６はｎ型GaAsオー
ミツク電極コンタクト層をそれぞれ示している。
ル成長半導体層の構成を示す要部切断側面図、第
２図は第１図に見られるエピタキシヤル成長半導
体層の組成プロフアイルを示す線図、第３図は従
来例に於けるエピタキシヤル成長半導体層の構成
を示す要部切断側面図、第４図は第３図に見られ
るエピタキシヤル成長半導体層の組成プロフアイ
ルを示す線図をそれぞれ表している。 図に於いて、１は半絶縁性GaAs基板、２は、
高純度ｉ型GaAs能動層、３は２次元電子ガス
層、４は高純度ｉ型AlXGa1-XAsスペーサ層、５
はｎ型AlXGa1-XAs電子供給層、５ＡはAPD法で
形成した高不純物濃度薄膜、６はｎ型GaAsオー
ミツク電極コンタクト層をそれぞれ示している。
Claims (1)
- １ 半絶縁性半導体基板上に形成され且つ電子親
和力が大である高抵抗半導体からなる能動層と、
該高抵抗半導体能動層上に形成され且つ前記高抵
抗半導体能動層に比較して電子親和力が小である
と共にエネルギ・バンド・ギヤツプが大である高
抵抗半導体からなるスペーサ層と、該高抵抗半導
体スペーサ層上に形成され且つ前記高抵抗半導体
能動層に比較して電子親和力が小であると共にエ
ネルギ・バンド・ギヤツプが前記高抵抗半導体ス
ペーサ層よりも小である高不純物濃度半導体から
なる電子供給層と、前記高抵抗半導体スペーサ層
と前記電子供給層との界面付近にアトミツク・プ
レーン・ドーピング法にて形成された高不純物濃
度薄膜とを備えてなることを特徴とする電界効果
型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60037431A JPS61198782A (ja) | 1985-02-28 | 1985-02-28 | 電界効果型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60037431A JPS61198782A (ja) | 1985-02-28 | 1985-02-28 | 電界効果型半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61198782A JPS61198782A (ja) | 1986-09-03 |
| JPH0156541B2 true JPH0156541B2 (ja) | 1989-11-30 |
Family
ID=12497323
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60037431A Granted JPS61198782A (ja) | 1985-02-28 | 1985-02-28 | 電界効果型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61198782A (ja) |
-
1985
- 1985-02-28 JP JP60037431A patent/JPS61198782A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61198782A (ja) | 1986-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0156543B2 (ja) | ||
| JPH0435904B2 (ja) | ||
| EP0051271B1 (en) | Heterojunction semiconductor device | |
| US5448084A (en) | Field effect transistors on spinel substrates | |
| US4559547A (en) | Semiconductor device | |
| EP0249371B1 (en) | Semiconductor device including two compound semiconductors, and method of manufacturing such a device | |
| JPH0810763B2 (ja) | 半導体装置 | |
| JPH05211178A (ja) | 調節されたエネルギ帯を有する薄膜形電界効果トランジスタ | |
| JP2804041B2 (ja) | 電界効果型トランジスタ | |
| JPS639388B2 (ja) | ||
| JPH0732247B2 (ja) | 半導体装置 | |
| JPH0156541B2 (ja) | ||
| JP5875296B2 (ja) | 半導体基板および絶縁ゲート型電界効果トランジスタ | |
| JPH0156542B2 (ja) | ||
| JP2571583B2 (ja) | ▲ｉｉｉ▼−▲ｖ▼族化合物半導体電界効果トランジスタ | |
| JPS6149476A (ja) | 電界効果トランジスタ | |
| JP2012104738A (ja) | 化合物半導体装置 | |
| KR100217710B1 (ko) | 전계효과 트랜지스터의 제법 | |
| CN108565285B (zh) | 一种GaAs基高电子迁移率晶体管材料及其制备方法 | |
| JP3507662B2 (ja) | 電界効果トランジスタ | |
| JPS594085A (ja) | 半導体装置 | |
| JPH043433A (ja) | 化合物半導体接合型ｆｅｔ | |
| JP2614490B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| JP2905008B2 (ja) | 半導体装置の製造方法 | |
| JPS61248479A (ja) | 化合物半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |