JPH0156569B2 - - Google Patents

Description

【発明の詳細な説明】

産業上の利用分野 本発明は３種類のレベルを有するデイジタル信
号のレベルを判別してバイナリー信号に変換する
３値入力判別装置に関するものである。 従来例の構成とその問題点 従来、この種の判別装置としては第１図に示す
ように２組のコンパレータを組み合わせたものが
用いられてきた。第１図において、１００は３値
信号が供給される入力端子であり、２００および
３００がバイナリー出力端子であり、４００はプ
ラス側給電端子である。 また、トランジスタ１，２，３，４，５，６，
７と抵抗８，９，１０が第１の電圧コンパレータ
を構成し、トランジスタ１１，１２，１３，１
４，１５，１６，１７と抵抗１８，１９，２０が
第２の電圧コンパレータを構成している。 ここで、以後の説明をわかり易くするために、
入力端子１００に供給される３値のデイジタル信
号は5V、2.5V、0Vの３種類のレベルを有し、そ
れらを、それぞれＨレベル、Ｍレベル、Ｌレベル
であるとする。 また、プラス側給電端子４００に供給される電
圧は5Vで、この給電電圧は抵抗２１，２２，２
３によつて分圧され、第１の給電電圧分割点のａ
点には1.5Vの電圧が現われ、第２の給電電圧分
割点のｂ点には3.5Vの電圧が現われているもの
とする。 さて、入力端子１００にＬレベルが供給されて
いるときにはコンパレータを構成する差動トラン
ジスタのうち、基準電圧側のトランジスタがオン
状態になつて出力トランジスタ７および１７の両
方がオン状態となり（前記トランジスタ７，１７
はオープンコレクタ出力となつているが、外部に
何らかの負荷が接続されるものとする。）、前記入
力端子１００のレベルがＭレベルになると、トラ
ンジスタ１がオン状態となつて前記トランジスタ
７はオフ状態となる。 なお、このとき前記トランジスタ１７はオン状
態を維持する。 前記入力端子１００にＨレベルが供給されると
トランジスタ１１がオン状態となつて前記トラン
ジスタ１７もオフ状態となり、結局、入力レベル
に対する出力レベルは第１表の如くなる。

【表】 ところで、一般に３値−２値変換を用いるシス
テム（通常、LSIされてICの入力ピンに３値信号
を供給するように構成されている。）では、この
ような判別回路を数チヤンネル以上用いることが
多くなるが、第１図の回路構成を数チヤンネル分
構成する場合、回路がきわめて大期模となり、消
費電流も増大してしまう。 第１図の回路をマルチチヤンネル化しても、共
用できる素子は分割抵抗２１〜２３とバイアス電
流作成用の抵抗２４，２５、トランジスタ２６ぐ
らいしかなく、これらを共用すると配線がかえつ
て複雑になるなどの問題があつた。 また、消費電流についていえば、２組の電圧コ
ンパレータの差動段には常に電流が流れており、
各差動段のバイアス電流をそれぞれ50μAにした
りすると（IC化する場合には洩漏電流の問題が
あるのでむやみに小さくできない。）、ひとつのチ
ヤンネルあたり100μAは入力レベルにかかわりな
く流れることになり、無駄が多かつた。 発明の目的 本発明はチヤンネルあたりの素子数が少なく、
消費電流も従来に比べて少ない３値入力判別装置
を実現することを目的とする。 発明の構成 本発明の３値入力判別装置は、入力端子にベー
スが接続された第１のトランジスタと、前記第１
のトランジスタのエミツタに第１の基準電圧を供
給する第１の基準電圧手段と、前記入力端子にベ
ースが接続され、前記第１のトランジスタと反対
導電形の第２のトランジスタと、前記第２のトラ
ンジスタのエミツタに第２の基準電圧を供給する
第２の基準電圧供給手段と、前記第１のトランジ
スタのオン・オフ動作に基づいてオン・オフ動作
を行なう第１の出力トランジスタと、前記第２の
トランジスタのオン・オフ動作に基づいてオン・
オフ動作を行なう第２の出力トランジスタのオ
ン・オフ動作を前記第２の出力トランジスタに伝
達する伝達用のトランジスタを備えたことを特徴
とするもので、これによつて構成素子数や消費電
流を減少せしめるものである。 実施例の説明 以下、本発明の実施例について図面を参照しな
がら説明する。 第２図は本発明の一実施例に係る３値入力判別
装置の回路結線図であり、第１図と同一部分につ
いては同一の符号を付している。 第２図において、プラス側給電線路ｃとマイナ
ス側給電線路ｄには給電電圧分割用の抵抗２１，
２２，２３が直列に接続され、第１の分割点ａに
はPNP型のトランジスタ２７のベースが接続さ
れ、前記トランジスタ２７のコレクタはマイナス
側給電線路ｄに接続され、同エミツタはダイオー
ド２８を介してNPN型のトランジスタ２９のベ
ースに接続され、前記トランジスタ２９のコレク
タはプラス側給電線路ｃに接続され、同ベースと
プラス側給電線路ｃの間にはベースバイアス供給
用の抵抗３０が接続されている。 また、第２の分割点ｂにはNPN型のトランジ
スタ３１のベースが接続され、前記トランジスタ
３１のコレクタはプラス側給電線路ｃに接続さ
れ、同エミツタはダイオード３２を介してPNP
型のトランジスタ３３のベースに接続され、前記
トランジスタ３３のコレクタはマイナス側給電線
路ｄに接続され、同ベースとマイナス側給電線路
ｄの間にはベースバイアス供給用の抵抗３４が接
続されている。 一方、入力端子１００には抵抗３５を介して
PNP型のトランジスタ３６のベースが接続され、
前記トランジスタ３６のエミツタは前記トランジ
スタ２９のエミツタに接続され、同コレクタは抵
抗３７を介して出力トランジスタ３８のベースに
接続され、前記トランジスタ３８はエミツタはマ
イナス側給電線路ｄに接続され、同コレクタは第
１の出力端子２００に接続され、同ベース・エミ
ツタ間には抵抗３９が接続されている。 さらに、前記入力端子１００には前記抵抗３５
を介してNPNトランジスタ４０のベースが接続
され、前記トランジスタ４０のエミツタは前記ト
ランジスタ３３のエミツタに接続され、同コレク
タは抵抗４１を介してトランジスタ４２のベース
に接続されている。前記トランジスタ４２のエミ
ツタはプラス側給電線路ｃに接続され、同コレク
タは抵抗４３を介して出力トランジスタ４４のベ
ースに接続され、同ベース・エミツタ間には抵抗
４５が接続され、前記トランジスタ４４のエミツ
タはマイナス側給電線路ｄに接続され、同コレク
タは第２の出力端子３００に接続され、同ベー
ス・エミツタ間には抵抗４６が接続されている。 さて、第２図に示された回路について、その動
作を説明すると、まず、入力端子１００に供給さ
れる信号のレベルがａ点のレベルよりも低くなる
とトランジスタ３６がオン状態になり、反対に、
ａ点のレベルよりも高くなると前記トランジスタ
３６はオフ状態となる。一方、前記入力端子１０
０に供給される信号レベルがｂ点のレベルよりも
高くなるとトランジスタ４０がオフ状態になり、
反対に、ｂ点のレベルよりも低くなると前記トラ
ンジスタ４０はオフ状態となる。 前記トランジスタ３６，４０のオン・オフ動作
に基づいて、それぞれトランジスタ３８，４２が
オン・オフ動作を行なうから、入力レベルに対す
る出力レベルは第２表の如くなる。

【表】 ところで、第２図に示した判別装置は基準電圧
を作り出している基準ブロツク５００と、入力信
号のレベルを判別する判別ブロツク６００に分け
ることができるが、同様の入力端子を数チヤンネ
ル設ける場合、第３図に示すように基準ブロツク
５００を共用して、判別ブロツク６００だけを増
設すればよいので、従来に比べて回路構成がきわ
めて簡単になる。 また、先の説明からも明らかなように入力信号
がＭレベルのときにはトランジスタ３６および４
０のいずれにも電流が流れず、入力信号がＬレベ
ルやＨレベルのときにはいずれか一方のトランジ
スタのみがオン状態になるだけでるから判別ブロ
ツク６００での消費電流は従来に比べて大幅に減
小する。 なお、本発明の３値入力判別装置は必ずしも第
２図および第３図の実施例に限定されるものでは
なく、必要に応じて種々の展開や変更が可能であ
る。例えば、基準ブロツク５００は２種類の基準
電圧を判別ブロツク６００に供給する機能を有し
ておれば、特に実施例にこだわる必要はないし、
判別ブロツク６００においても、負荷となるデイ
ジタル回路MOS回路などであれば、トランジス
タ４４や抵抗４６は不要となる。（第２図の実施
例では負荷のデイジタル回路としてI²L回路を仮
定しているので、NPN型トランジスタのオープ
ンコレクタ形式をとつている。） 発明の効果 以上の説明から明かなように、本発明の３値入
力判別装置は、入力端子（前記実施例の１００に
相当）にベースが接続された第１のトランジスタ
（同３６に相当）と、前記第１のトランジスタの
エミツタに第１の基準電圧を供給する第１の基準
電圧手段と、前記入力端子にベースが接続され、
前記第１のトランジスタと反対導電形（第１のト
ランジスタがPNP型トランジスタであれば、
NPN型トランジスタが反対導電形のトランジス
タとなる。）の第２のトランジスタ（同４０に相
当）と、前記第２のトランジスタのエミツタに第
２の基準電圧を供給する第２の基準電圧供給手段
と、前記第１のトランジスタのオン・オフ動作に
基づいてオン・オフ動作を行なう第１の出力トラ
ンジスタ３８と、前記第２のトランジスタのオ
ン・オフ動作に基づいてオン・オフ動作を行なう
第２の出力トランジスタ（同４４または４２に相
当）を具備した構成になつているので、従来より
も少ない消費電流で動作させることができ、また
回路構成そのものも簡単にすることができる。 さらに、同様の判別回路を２組以上必要とする
場合には基準電圧供給手段を共用することがで
き、従来に比べて消費電流の低減と素子数の削減
の効果は顕著なものとなる。 また、実施例に示したように、第１の給電電圧
分割点にベースが接続され、第１のトランジスタ
（同３６に相当）と同一導電形の第３のトランジ
スタ（同２７に相当）と、前記第３のトランジス
タのエミツタ側にベースが接続され、そのエミツ
タが前記第１のトランジスタのエミツタに接続さ
れた第４のトランジスタ（同２９に相当）と、前
記第４のトランジスタにベース電流を供給する第
１の給電手段（前述の実施例では抵抗２９を用い
ているが、定電流源であつてもよい。）によつて
第１の基準電圧供給手段を構成し、第２の給電電
圧分割点にベースが接続され、前記第１のトラン
ジスタと反対導電形の第５のトランジスタ（同31
に相当）と、前記第５のトランジスタのエミツタ
側にースが接続され、このエミツタが第２のトラ
ンジスタ（同４０に相当）のエミツタに接続され
た第６のトランジスタ（同33に相当）と、前記第
６のトランジスタのベースに電流を供給する第２
の給電手段（同抵抗３４に相当）によつて第２の
基準電圧供給手段を構成しているので、NPN型
のトランジスタとPNP型のトランジスタを有効
に活用して、効率よく第１および第２の基準電圧
を判別ブロツクに供給することができるなど大な
る効果を奏する。

【図面の簡単な説明】

第１図は従来例を示す回路結線図、第２図およ
び第３図はいずれも本発明の各実施例を示す回路
結線図である。 １００……入力端子、２００……出力端子、３
００……出力端子、５００……基準ブロツク、６
００……判別ブロツク。

Claims (1)

1. 【特許請求の範囲】 １ 入力端子にベースが接続された第１のトラン
   ジスタと、前記第１のトランジスタのエミツタに
   第１の基準電圧を供給する第１の基準電圧供給手
   段と、前記入力端子にベースが接続され、前記第
   １のトランジスタと反対導電型の第２のトランジ
   スタと、前記第２のトランジスタのエミツタに第
   ２の基準電圧を供給する第２の基準電圧供給手段
   と、前記第１のトランジスタのオン・オフ動作に
   基づいてオン・オフ動作を行なう第１の出力トラ
   ンジスタと、前記第２のトランジスタのオン・オ
   フ動作に基づいてオン・オフ動作を行なう第２の
   出力トランジスタと、前記第２のトランジスタの
   オン・オフ動作を前記第２の出力トランジスタに
   伝達する伝達用のトランジスタを具備してなる３
   値入力判別装置。 ２ 第１のトランジスタのコレクタ側に前記第１
   のトランジスタと反対導電型の第１の出力トラン
   ジスタのベースを接続し、前記第１の出力トラン
   ジスタのエミツタを一方の給電線路に接続し、第
   ２のトランジスタのコレクタ側に前記第２のトラ
   ンジスタと反対導電型の伝達用のトランジスタの
   ベースを接続し、前記伝達用のトランジスタのエ
   ミツタを他方の給電線路に接続し、前記伝達用の
   トランジスタのコレクタ側に前記第２のトランジ
   スタと同一導電型の第２の出力トランジスタのベ
   ースを接続し、前記第２の出力トランジスタのエ
   ミツタを一方の給電線路に接続し、前記第１およ
   び第２の出力トランジスタのコレクタ側から出力
   を取り出したことを特徴とする特許請求の範囲第
   １項記載の３値入力判別装置。