JPH0158577B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は非ゼロもどり法によつて表わされる入
力信号に同期したサンプリングクロツクを発生す
るサンプリングクロツク発生回路に関するもので
ある。

非ゼロもどり法（NRZ−Ｉ）によつて表わさ
れる信号としては、例えばデイジタル・オーデイ
オデイスクの再生信号がある。このデイジタル・
オーデイオデイスクは、オーデイオ信号およびフ
レーム同期信号等をデイジタル化してデイスクの
表面に線速度一定として光学的に高密度で記録し
たものであり、デイスク上に記録される信号フオ
ーマツトは例えば第１図に示すように構成されて
いる。つまり、この方式に於いては、１フレーム
を一定数のビツト（例えば588ビツト）によつて
構成し、このフレームが連続して同一デイスク上
に線速度一定として記録されている。そして、こ
の各フレームに於ける信号フオーマツトは、同期
部Ａと情報部Ｂとに区分されており、同期部Ａは
各フレームの冒頭部分に位置ずけられている。ま
た、同期部Ａは第１図に示すように22ビツトによ
つて構成されており、最初の11ビツトが連続して
“０”のときには続く11ビツトが連続して“１”
となり、最初の11ビツトが連続して“１”のとき
には続く11ビツトが連続して“０”となるように
設定されている。そしてこの場合、最初の11ビツ
トはその前のフレームの末尾ビツトに対して逆に
なるように設定されており、このようにして予め
定められた単位ビツト（11ビツト）で“０”また
は“１”が連なるフオーマツトは１フレーム中に
於いてこの同期部Ａのみに限定されている。すな
わち、情報部Ｂはいかなる場合であつても11ビツ
ト単位の“０”または“１”が連なるフオーマツ
トが生じないように構成されている。また、情報
部Ｂは無信号時に於ける直流化を防止するため
に、常に３ビツト以上にわたつて“１”信号また
は“０”信号が連続する信号となつており、従つ
て、情報部Ｂは２＜Ｂ＜11ビツトの範囲にわたつ
てのみ連続する信号として表わされることにな
る。

このように構成されたデイジタル・オーデイオ
デイスクは、線速度一定としてデイスク上のデイ
ジタル情報を光学的に読み取つて復調することに
より、高忠実度のオーデイオ信号が容易に得られ
るものである。

この場合、高忠実度のオーデイオ信号を復調す
る上で最も重要な事は、デイスクの再生信号に設
ける各ビツト情報を確実に検出することである。
そして、各ビツト情報を検出するには、このビツ
ト情報に同期したサンプリングクロツクを用いて
入力信号をサンプリングする必要があるが、上述
したデイジタル・オーデイオデイスクの再生信号
には特別なクロツク分が含まれていないために内
部に於いて発生する必要がある。

この場合、サンプリングクロツクの発生に際し
ては、非ゼロもどり法によつて表わされる入力信
号と、発生されるサンプリングクロツクの位相と
を比較してサンプリングクロツクの発振回路を制
御することにより、位相ロツクループを構成して
位相合せを行なうことも考えられるが、サンプリ
ングクロツクのデユーテイと入力信号のデユーテ
イが大きく異なるとともに、入力信号のデユーテ
イはその内容によつて大きく変化する信号である
ために、一般に用いられている位相ロツクループ
では位相ロツクが得られなくなる問題を有してい
る。

従つて、本発明による目的は、デユーテイが大
きく変化する入力信号に対して正確に位相合せさ
れたサンプリングクロツクを容易に発生すること
が出来るサンプリングクロツク発生回路を提供す
ることである。以下、図面を用いて本発明による
サンプリングクロツク発生回路を詳細に説明す
る。

第２図は本発明によるサンプリングクロツク発
生回路の一実施例を示す回路図である。同図に於
いて１は、デイスクの再生信号を非ゼロもどり法
（NRZ−Ｉ）によつて表わされる信号ａに変換す
る変換回路、２は後述する積分回路の出力電圧に
対応して発振周波数を可変する電圧制御型可変周
波数発振器（以下VCOと称す）である。３や
VCO２から発生される発振出力信号Ｄを２分周
してデユーテイが50％のサンプリングクロツクＣ
を発生する分周回路、４は変換回路１の出力信号
ａと分周器３から発生されるサンプリングクロツ
ク６をそれぞれ入力端Ｒ，Ｖにそれぞれ取り込む
ことにより両者の位相差を検出するデイジタル構
成による位相周波数比較器であつて、例えばモト
ローラ社のMC4044等が用いられる。５，６は位
相周波数比較器４の出力端Ｕ，Ｄから発生される
出力信号をそれぞれ反転するインバータ、７は変
換回路１から発生される非ゼロもどり法によつて
表わされる出力信号ａを位相周波数比較器４に於
ける遅れ時間分だけ遅延させてタイミング合せを
行なう遅延回路、８は遅延回路７から発生される
信号Ｃを入力としてパルス幅整形を行なうことに
より、比較するサンプリングクロツクｂのパルス
幅よりも多少幅の狭いゲートパルスｄを発生する
パルス幅整形回路、９はインバータ５の出力信号
ｅとゲートパルスｄを入力とするナンドゲート、
１０はインバータ６の出力信号ｆとゲートパルス
ｅを入力とするナンドゲート、１１はカソード側
がナンドゲート９の出力端に接続されたポンプア
ツプ用のダイオード、１３はナンドゲート１０の
出力を反転するインバータ、１３はアノード側が
インバータ１２の出力端に接続されるとともに、
カソード側がダイオード１１のアノードと共に出
力端に接続されたポンプダウン用のダイオードで
あり、これらダイオード１１，１３およびインバ
ータ１２はチヤージポンプ回路１４を構成してい
る。１５はチヤージポンプ回路１４の出力を積分
する積分回路であつて、演算増幅器１６、抵抗１
７，１８およびコンデンサ１９によつて一般に周
知の積分回路を構成しており、その出力によつて
VCO２の発振周波数を制御している。従つて、
このような構成に於いては、VCO２−分周器３
−位相周波数比較器４−インバータ５，６−ナン
ドゲート９，１０−チヤージポンプ回路１４−積
分回路１５−VCO２のループが位相ロツクルー
プを構成していることになる。

このように構成されたサンプリングクロツク発
生回路に於いて、図示しない光学ピツクアツプか
ら再生信号が変換回路１に供給されると、変換回
路１はこの入力信号を非ゼロもどり法によつて表
わされる信号（NRZ−Ｉ信号）ａに変換して第
３図イに示すように出力する。一方、VCO２は
積分回路１５の出力信号に対応したほぼ目的とす
るサンプリングクロツク周期の1/2の周期を有す
る出力を発生している。そして、このVCO２の
出力信号は、分周期３に於いて２分周されること
により、デユーテイ50％のサンプリング信号ｂと
して第３図ロに示すように端子３１より出力され
る。この場合、サンプリング信号ｂの一端は、位
相周波数比較器４の入力端Ｖに供給される。位相
周波数比較器４は入力端Ｒに供給される変換回路
１の出力信号ａとの位相差を検出し、その差分に
対応した出力を出力端Ｄから発生する。そして、
この出力端Ｄに発生される位相差を表わす信号
は、インバータ６に於いて反転されることにより
第３図ハにｆとして示す信号として出力されてナ
ンドゲート１０に供給される。

一方、遅延回路７は変換回路１の出力信号ａを
位相周波数比較器４に於ける遅れ動作時間分だけ
遅らした後に、出力信号ｃとして発生する。そし
て、この出力信号ｃはパルス幅整形回路８に於い
て、その前縁から幅がサンプリングパルスｂの１
周期よりも多少短いパルス幅に規制された後に、
第３図ニに示すゲートパルスｄとしてナンドゲー
ト９，１０にそれぞれ供給される。従つて、ナン
ドゲート１０はゲートパルスｄの供給時に於いて
のみゲートが開かれることになるために、インバ
ータ６の出力信号ｆとゲートパルスｄの一致部分
が“Ｌ”となつて第３図ホに示す出力信号ｈが発
生されることになる。なお、位相周波数比較器４
の出力端Ｕに発生される信号は常に“Ｈ”状態を
示しているために、インバータ５の出力信号ｅと
ナンドゲート９の出力信号ｇは、第３図ヘ，ホに
示すようにそれぞれ“Ｌ”および“Ｈ”状態を続
けている。そして、ナンドゲート１０の出力信号
ｈが第３図ホに示すように“Ｈ”から“Ｌ”に反
転すると、この出力信号ｈの“Ｌ”期間に於いて
インバータ１２の出力が“Ｈ”となるために、ダ
イオード１３が順方向となつて積分回路１５に出
力が供給されてポンプダウン作用が加えられる。
そして、積分回路１５の出力信号ｉは、第３図チ
に示すように変化することになり、この出力信号
ｉによつてVCO２の発振周波数が制御される。

この場合、第３図に於いて、サンプリングパル
スｂに対する変換回路１の出力信号ａの位相が選
んでいる場合、少し進んでいる場合を、少し
遅れている場合を、かなり遅れている場合を
として表わして見ると、ナンドゲート１０の出力
信号が“Ｌ”となつてチヤージポンプ回路１４が
ポンプダウン作用として作用することになる。そ
して、この場合に於けるナンドゲート１０の出力
信号ｈが“Ｌ”となる期間は、両比較信号の位相
差に反比例した信号となる。従つて、このように
構成された回路に於いては、位相周波数比較器４
の出力発生期間に於いてのみゲートが開かれて比
較信号がチヤージポンプ回路１４に取り込まれる
ことになる。そして、このチヤージポンプ回路１
４の出力信号が積分された後にVCO２の発振周
波数を制御するために、全体としてフエーズロツ
クループが構成され、変換回路１の出力信号ａの
立ち下りにサンプリングパルスｂの立ち下りが一
致した状態で位相ロツクされることになり、これ
に伴なつて両信号の位相合せが行なわれる。この
場合、位相周波数比較器４とチヤージポンプ回路
１４との間にはゲート回路９，１０が設けられて
おり、このゲート回路は比較出力の発生開始時か
ら、発生されるサンプリングクロツクの１周期以
内に於いてのみゲートが開となるように制御され
ているために、位相比較部分のみを取り出して位
相制御が行なわれる。従つて、再生信号を非ゼロ
もどり法によつて表わされる信号に変換された変
換回路１の出力信号ａの周期と比較されるサンプ
リングクロツクｂの周期とが大きく異なり、また
出力信号ａのデユーテイがその内容によつて大き
く変化したとしても、位相比較部分のみによる位
相制御が加えられて常に正確な位相を有するサン
プリングクロツクが得られることになる。

なお、デイジタル・オーデイオデイスクプレー
ラに於いては、位相周波数比較器４の出力端Ｕか
ら発生される信号を使用する必要はなく、従つて
インバータ５、ナンドゲート６およびダイオード
１４を省略することも出来る。

以上説明したように、本発明によるサンプリン
グクロツク発生回路によれば、位相比較された信
号のみを用いて、サンプリングパルス発生用の発
振回路を含む位相ロツクループを制御するもので
あるために、入力信号に対してその周期が大きく
異なるサンプリングクロツクの位相を正確に合せ
ることが出来る。また、入力信号のデユーテイが
大きく変化した場合に於いても位相合せが確実に
行なわれたサンプリングパルスを容易に発生する
ことが出来る優れた効果を有する。

【図面の簡単な説明】

第１図はデイジタル・オーデイオデイスクの信
号フオーマツトの一例を示す図、第２図は本発明
によるサンプリングクロツク発生回路の一実施例
を示す回路図、第３図イ〜チは第２図に示す回路
の各部動作波形図である。 １……変換回路、２……電圧制御型可変周波数
発振器（VCO）、３……分周器、４……位相周波
数比較器、５，６，１２……インバータ、７……
遅延回路、８……パルス幅整形回路、９，１０…
…ナンドゲート、１１，１３……ダイオード、１
４……チヤージポンプ回路、１５……積分回路。

Claims (1)

【特許請求の範囲】
1. １ 非ゼロもどり法で表わされる入力信号と電圧
   制御型可変周波数発振器の出力信号とを入力と
   し、両入力信号の位相差に対応したパルス幅を有
   する出力信号を発生する位相周波数比較器と、前
   記入力信号を前記位相周波数比較器に於ける処理
   の遅れ分だけ遅延させる遅延回路と、この遅延回
   路の出力信号に対してその前縁からのパルス幅が
   前記入力信号を構成するビツトの１周期よりも短
   かく設定され、前記遅延回路の出力信号に応答し
   て前記パルス幅を有する信号を出力するパルス幅
   整形回路と、このパルス幅整形回路の出力信号に
   よつてゲートが開かれ、前記位相周波数比較器の
   比較出力を取り込むゲート回路と、このゲート回
   路の出力に応じて電流量を増減するチヤージポン
   プ回路と、このチヤージポンプ回路の電流量の変
   化を積分した電圧信号出力によつて前記電圧制御
   型可変周波数発振器の発振周期を制御する積分回
   路と、前記電圧制御型可変周波数発振器の出力信
   号を上記入力信号を構成するビツトに位相同期し
   たサンプリングクロツク信号として引き出す端子
   とを備えたことを特徴とするサンプリングクロツ
   ク発生回路。