JPH03217122A - 位相同期信号発生装置 - Google Patents
位相同期信号発生装置Info
- Publication number
- JPH03217122A JPH03217122A JP2014127A JP1412790A JPH03217122A JP H03217122 A JPH03217122 A JP H03217122A JP 2014127 A JP2014127 A JP 2014127A JP 1412790 A JP1412790 A JP 1412790A JP H03217122 A JPH03217122 A JP H03217122A
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- digital phase
- phase comparator
- lpf
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は基準位相に同期した信号を作成するためのディ
ジタル位相同期信号発生装置に関する。
ジタル位相同期信号発生装置に関する。
従来の技術
一般的な位相同期信号発生装置は第６図に示す構成であ
る。ＶＣＯＩの出力信号（ｆｏ）は、基準位相入力信号
印加端子に印加される信号の周波数（ｆｓ ）にカウン
タ２で分周され、その分周出力（−Ｌ９−ｆｓ）がディ
ジタル位相比較器３の一方のＮ 入力端子に印加され（ａｌ、他方の入力端子には前記基
準位相入力信号（ｂ）が印加される。ディジタル位相比
較器３では、第７図，第８図に示すように、Ｅ−ＮＯＲ
形あるいはモトローラ社のＭＣ４０４４にあるようなエ
ッジ比較により位相比較され、信号ａ，ｂの位相の進み
遅れにより各々ｅ，ｆの出力信号を得る。このディジタ
ル位相比較器３の出力信号でＬＰＦ４を充放電させるこ
とによりＶＣＯの発振周波数制御電圧を得てループを構
成し、ＶＣＯの出力信号を基準位相に同期させている。
る。ＶＣＯＩの出力信号（ｆｏ）は、基準位相入力信号
印加端子に印加される信号の周波数（ｆｓ ）にカウン
タ２で分周され、その分周出力（−Ｌ９−ｆｓ）がディ
ジタル位相比較器３の一方のＮ 入力端子に印加され（ａｌ、他方の入力端子には前記基
準位相入力信号（ｂ）が印加される。ディジタル位相比
較器３では、第７図，第８図に示すように、Ｅ−ＮＯＲ
形あるいはモトローラ社のＭＣ４０４４にあるようなエ
ッジ比較により位相比較され、信号ａ，ｂの位相の進み
遅れにより各々ｅ，ｆの出力信号を得る。このディジタ
ル位相比較器３の出力信号でＬＰＦ４を充放電させるこ
とによりＶＣＯの発振周波数制御電圧を得てループを構
成し、ＶＣＯの出力信号を基準位相に同期させている。
発明が解決しようとする課題
しかしながら以上に示した位相同期信号発生装置のディ
ジタル位相比較器３では、比較されるべき両信号のエッ
ジ同士が非常に接近する場合、その比較出力（ｅｓある
いはｆ）は非常にパルス幅の狭い信号になってしまう。
ジタル位相比較器３では、比較されるべき両信号のエッ
ジ同士が非常に接近する場合、その比較出力（ｅｓある
いはｆ）は非常にパルス幅の狭い信号になってしまう。
その結果ＬＰＦ４を充放電させるところでこれらのパル
スが消失し、位相誤差情報が伝達できず、ループが構成
されなくなる。その結果、ＶＣＯＩの周波数と制御電圧
は第９図に示すような特性となり、ｖＣ０１の発振周波
数すなわち位相同期信号の周波数が安定しない。
スが消失し、位相誤差情報が伝達できず、ループが構成
されなくなる。その結果、ＶＣＯＩの周波数と制御電圧
は第９図に示すような特性となり、ｖＣ０１の発振周波
数すなわち位相同期信号の周波数が安定しない。
課題を解決するための手段
以上のような問題点を解決するために本発明は、ディジ
タル位相比較器をエッジ比較形からレベル比較形にし、
比較されるべき両信号のエッジ同士が一致した場合でも
安定な比較出力を得ることができるようにしたものであ
る。
タル位相比較器をエッジ比較形からレベル比較形にし、
比較されるべき両信号のエッジ同士が一致した場合でも
安定な比較出力を得ることができるようにしたものであ
る。
作用
ディジタル位相比較器に入力されるカウンタの出力信号
を、従来のエッジ部の前後一定の幅をもったウインドウ
パルス信号とする。このウィンドウパルスはカウンター
をデコードすれば容易に作成される。このウインドウパ
ルスと基準位相入力信号とのレベル比較をウインドウパ
ルス内のみで行ない位相比較器出力信号を得ている。し
たがってＬＰＦを充放電させる信号はウインドウパルス
内で同時に出力される。この位相比較出力信号はウイン
ドウパルスの両端でパルス幅が狭くなることがあるが、
その場合必ず他方の出力信号がウインドウ幅最大のパル
スを出力している。したがって従来技術のように細いパ
ルス幅の誤差情報がＬＰＦの充放電時に消失してループ
がオープンになってしまうことはない。
を、従来のエッジ部の前後一定の幅をもったウインドウ
パルス信号とする。このウィンドウパルスはカウンター
をデコードすれば容易に作成される。このウインドウパ
ルスと基準位相入力信号とのレベル比較をウインドウパ
ルス内のみで行ない位相比較器出力信号を得ている。し
たがってＬＰＦを充放電させる信号はウインドウパルス
内で同時に出力される。この位相比較出力信号はウイン
ドウパルスの両端でパルス幅が狭くなることがあるが、
その場合必ず他方の出力信号がウインドウ幅最大のパル
スを出力している。したがって従来技術のように細いパ
ルス幅の誤差情報がＬＰＦの充放電時に消失してループ
がオープンになってしまうことはない。
実施例
本発明の一実施例を第１図〜第５図の図面とともに説明
する。本実施例は、第１図に示すように、ＶＣＯＩとそ
の出力信号を分周するカウンタ２と、ディジタル位相比
較器３とＬＰＦ４を備え、前記ＶＣＯＩの出力信号（ｆ
ｏ）は基準位相入力信号印加端子に印加される信号の周
波数（ｆｓ）に、前記カウンタ２で分周され、その分周
出力によりデコードされたウインドウパルスが前記ディ
ジタル位相比較器３の一方の入力端子に印加され（ａ
’ ｓ ｗｉｎｄｏｗ） 、他方の入方端子には前記
基準位相入力信号ｂが印加される。ディジタル位相比較
３の出力ｃ，ｄによりＬＰＦ４を充放電させ、ＬＰＦ４
の出カを前記ｖｃｏ１の周波数制御電圧としてＶＣＯ１
にフィードバックしている。
する。本実施例は、第１図に示すように、ＶＣＯＩとそ
の出力信号を分周するカウンタ２と、ディジタル位相比
較器３とＬＰＦ４を備え、前記ＶＣＯＩの出力信号（ｆ
ｏ）は基準位相入力信号印加端子に印加される信号の周
波数（ｆｓ）に、前記カウンタ２で分周され、その分周
出力によりデコードされたウインドウパルスが前記ディ
ジタル位相比較器３の一方の入力端子に印加され（ａ
’ ｓ ｗｉｎｄｏｗ） 、他方の入方端子には前記
基準位相入力信号ｂが印加される。ディジタル位相比較
３の出力ｃ，ｄによりＬＰＦ４を充放電させ、ＬＰＦ４
の出カを前記ｖｃｏ１の周波数制御電圧としてＶＣＯ１
にフィードバックしている。
以上のように構成された第１図の実施例のディジタル位
相比較器３の動作タイミング図が第２図，第３図であり
、第４図がその回路構成図である。第２図，第３図でａ
で示した破線の信号が、従来カウンタ２からディジタル
位相比較器３に印加されていた。本発明ではａのエッジ
の前後に一定の幅をもつウィンドゥパルスをディジタル
位相比較器３に入力する。このウィンドゥパルスは前記
カウンタ２をデコードすることで容易に作成される。デ
ィジタル位相比較器３の他方の入カ端子には従来どおり
基準位相入方信号を印加する。
相比較器３の動作タイミング図が第２図，第３図であり
、第４図がその回路構成図である。第２図，第３図でａ
で示した破線の信号が、従来カウンタ２からディジタル
位相比較器３に印加されていた。本発明ではａのエッジ
の前後に一定の幅をもつウィンドゥパルスをディジタル
位相比較器３に入力する。このウィンドゥパルスは前記
カウンタ２をデコードすることで容易に作成される。デ
ィジタル位相比較器３の他方の入カ端子には従来どおり
基準位相入方信号を印加する。
ディジタル位相比較器３は第４図に示す回路構成であり
、前記両信号のレベル比較されたものが出５ 力信号Ｃ，Ｄとして出力される。このディジタル位相比
較３の出力信号Ｃ，ＤによりＬＰＦ４を充放電させ、そ
の出力をＶＣＯＩに制御電圧としてフィードバックして
いる。第２図，第３図のａとｂのエッジが一致しても、
ディジタル比較器３の出力としてはウインドウパルスの
半分づつ各々が出力されるので、パルス幅が細くなって
消失してしまうことはない。したがってＶＣＯＩの出力
周波数とＬＰＦ４の電圧の関係は第５図のようになり、
従来のような不連続点は存在しない。
、前記両信号のレベル比較されたものが出５ 力信号Ｃ，Ｄとして出力される。このディジタル位相比
較３の出力信号Ｃ，ＤによりＬＰＦ４を充放電させ、そ
の出力をＶＣＯＩに制御電圧としてフィードバックして
いる。第２図，第３図のａとｂのエッジが一致しても、
ディジタル比較器３の出力としてはウインドウパルスの
半分づつ各々が出力されるので、パルス幅が細くなって
消失してしまうことはない。したがってＶＣＯＩの出力
周波数とＬＰＦ４の電圧の関係は第５図のようになり、
従来のような不連続点は存在しない。
発明の効果
以上説明したように本発明によれば、従来のエッジ比較
型のディジタル位相比較器を用いた位相同期信号発生装
置がもっていた誤差出力パルスの消失によるＶＣＯ周波
数の変動という欠点をなくし、ＶＣＯの安定な位相同期
信号発生装置を提供することができる。
型のディジタル位相比較器を用いた位相同期信号発生装
置がもっていた誤差出力パルスの消失によるＶＣＯ周波
数の変動という欠点をなくし、ＶＣＯの安定な位相同期
信号発生装置を提供することができる。
第１図は本発明の一実施例における位相同期信号発生装
置の回路構成図、第２図，第３図はその６ ディジタル位相比較器の動作タイミング図、第４図は同
ディジタル位相比較器の回路構成図、第５図は第１図に
おけるＶＣＯの周波数とＬＰＦの電圧の関係を示す図、
第６図は従来の位相同期信号発生装置の回路構成図、第
７図，第８図は従来のディジタル位相比較器のタイミン
グ図、第９図は従来のＶＣＯの周波数とＬＰＦの電圧の
関係を示す図である。 １・・・・・・ＶＣ０，２・・・・・・カウンタ、３・
・・・・・ディジタル位相比較器、４・・・・・・ＬＰ
Ｆ，５・・・・・・基準位相入力信号印加端子、６・・
・・・・位相同期信号出力端子、７・・・・・・デコー
ダ。
置の回路構成図、第２図，第３図はその６ ディジタル位相比較器の動作タイミング図、第４図は同
ディジタル位相比較器の回路構成図、第５図は第１図に
おけるＶＣＯの周波数とＬＰＦの電圧の関係を示す図、
第６図は従来の位相同期信号発生装置の回路構成図、第
７図，第８図は従来のディジタル位相比較器のタイミン
グ図、第９図は従来のＶＣＯの周波数とＬＰＦの電圧の
関係を示す図である。 １・・・・・・ＶＣ０，２・・・・・・カウンタ、３・
・・・・・ディジタル位相比較器、４・・・・・・ＬＰ
Ｆ，５・・・・・・基準位相入力信号印加端子、６・・
・・・・位相同期信号出力端子、７・・・・・・デコー
ダ。
Claims (1)
- ＶＣＯと、その出力信号を分周するカウンタと、ディジ
タル位相比較器と、ＬＰＦとを備え、前記ＶＣＯの出力
端子は前記カウンタの入力端子に接続され、そのカウン
タの各出力信号により、基準位相入力信号の周波数で、
一定の幅をもつパルス信号をデコードし、そのデコード
出力端子が、前記ディジタル位相比較器の一方の入力端
子に接続され、前記ディジタル位相比較器の他方の入力
端子は、基準位相入力信号印加端子に接続され、前記デ
ィジタル位相比較器の出力は、前記ＬＰＦに印加され、
そのＬＰＦの出力端子が、前記ＶＣＯの電圧制御端子に
接続されてループを構成することを特徴とする位相同期
信号発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014127A JPH03217122A (ja) | 1990-01-23 | 1990-01-23 | 位相同期信号発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014127A JPH03217122A (ja) | 1990-01-23 | 1990-01-23 | 位相同期信号発生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03217122A true JPH03217122A (ja) | 1991-09-24 |
Family
ID=11852462
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014127A Pending JPH03217122A (ja) | 1990-01-23 | 1990-01-23 | 位相同期信号発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03217122A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5708842A (en) * | 1993-12-29 | 1998-01-13 | Yamaha Corporation | Apparatus for changing coefficients utilized to perform a convolution operation having address generator which uses initial count number and up/down count inputs received from external |
-
1990
- 1990-01-23 JP JP2014127A patent/JPH03217122A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5708842A (en) * | 1993-12-29 | 1998-01-13 | Yamaha Corporation | Apparatus for changing coefficients utilized to perform a convolution operation having address generator which uses initial count number and up/down count inputs received from external |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5789947A (en) | Phase comparator | |
| JPH03132117A (ja) | 位相周波数比較器 | |
| US20050057314A1 (en) | Device and method for detecting phase difference and PLL using the same | |
| JPH0230108B2 (ja) | ||
| JP2811994B2 (ja) | 位相同期回路 | |
| JPH03217122A (ja) | 位相同期信号発生装置 | |
| JPS58107727A (ja) | 位相同期回路 | |
| JPH07162296A (ja) | ディジタル位相同期回路 | |
| JPH0749870Y2 (ja) | Ｐｌｌ回路 | |
| JPH0443716A (ja) | 周波数逓倍回路 | |
| JP4463441B2 (ja) | Ｐｌｌ回路 | |
| JPS60123135A (ja) | Ｐｌｌ回路 | |
| JPS5912048B2 (ja) | 標本化パルス発生回路 | |
| JP2556542B2 (ja) | 同期回路 | |
| JPS6333739B2 (ja) | ||
| JPH0763148B2 (ja) | 位相同期回路 | |
| JPH0247653Y2 (ja) | ||
| JPS60182820A (ja) | フエイズロツクドル−プ回路 | |
| JPS59110256A (ja) | ２相復調装置の基準搬送波再生回路 | |
| JPH0550181B2 (ja) | ||
| JPS6342522A (ja) | 位相同期ル−プ回路 | |
| JPS6356083A (ja) | 映像信号記録再生装置 | |
| JPH02135892A (ja) | バーストゲートパルス発生回路 | |
| JPS63296521A (ja) | デジタルｐｌｌ回路 | |
| JPH0158577B2 (ja) |