JPH0158960U - - Google Patents
Info
- Publication number
- JPH0158960U JPH0158960U JP15492287U JP15492287U JPH0158960U JP H0158960 U JPH0158960 U JP H0158960U JP 15492287 U JP15492287 U JP 15492287U JP 15492287 U JP15492287 U JP 15492287U JP H0158960 U JPH0158960 U JP H0158960U
- Authority
- JP
- Japan
- Prior art keywords
- region
- conductivity type
- high resistivity
- type high
- opposite conductivity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 3
- 230000005669 field effect Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
第１図は本考案に係るＮ形ＭＯＳＦＥＴの一実
施例を示す断面図である。第２図ａ〜ｄはそのＭ
ＯＳＦＥＴの製造工程を示す断面図である。第３
図は変形例を示す断面図である。第４図および第
５図はそれぞれ従来例を示す断面図である。 ２０，３０：Ｎ形半導体基板、２１，３１：Ｐ
ウエル、２２，３２：Ｐ＋ポリシリコン層、３３
：Ｎ＋ドレイン領域、３４：Ｎ＋ソース領域、３
５：Ｐ＋コンタクト領域、３６：ゲート電極。
施例を示す断面図である。第２図ａ〜ｄはそのＭ
ＯＳＦＥＴの製造工程を示す断面図である。第３
図は変形例を示す断面図である。第４図および第
５図はそれぞれ従来例を示す断面図である。 ２０，３０：Ｎ形半導体基板、２１，３１：Ｐ
ウエル、２２，３２：Ｐ＋ポリシリコン層、３３
：Ｎ＋ドレイン領域、３４：Ｎ＋ソース領域、３
５：Ｐ＋コンタクト領域、３６：ゲート電極。
補正 昭６３．３．２６
考案の名称を次のように補正する。
考案の名称 ＭＯＳ型電界効果トランジスタ
実用新案登録請求の範囲を次のように補正する
。
。
【実用新案登録請求の範囲】
一導電形半導体基板中に形成された反対導電形
高比抵抗領域と、該反対導電形高比抵抗領域内で
チヤネル領域を挾さんで設けられた一導電形ソー
ス領域およびドレイン領域と、チヤネル領域の表
面に絶縁膜を介して形成されたゲート電極とを有
するＭＯＳ型電界効果トランジスタにおいて、 前記反対導電形高比抵抗領域中の少なくともソ
ース領域の真下に前記チヤネル領域と平行に延在
する多結晶半導体領域を配設したことを特徴とす
るＭＯＳ型電界効果トランジスタ。
高比抵抗領域と、該反対導電形高比抵抗領域内で
チヤネル領域を挾さんで設けられた一導電形ソー
ス領域およびドレイン領域と、チヤネル領域の表
面に絶縁膜を介して形成されたゲート電極とを有
するＭＯＳ型電界効果トランジスタにおいて、 前記反対導電形高比抵抗領域中の少なくともソ
ース領域の真下に前記チヤネル領域と平行に延在
する多結晶半導体領域を配設したことを特徴とす
るＭＯＳ型電界効果トランジスタ。
Claims (1)
- 【実用新案登録請求の範囲】 一導電形半導体基板中に形成された反対導電形
高比抵抗領域と、該反対導電形高比抵抗領域内で
チヤネル領域を挾さんで設けられた一導電形ソー
ス領域およびドレイン領域と、チヤネル領域の表
面に絶縁膜を介して形成されたゲート電極とを有
するＭＯＳＦＥＴにおいて、 前記反対導電形高比抵抗領域中の少なくともソ
ース領域の真下に前記チヤネル領域と平行に延在
する多結晶半導体領域を配設したことを特徴とす
るＭＯＳＦＥＴ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15492287U JPH0158960U (ja) | 1987-10-08 | 1987-10-08 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15492287U JPH0158960U (ja) | 1987-10-08 | 1987-10-08 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0158960U true JPH0158960U (ja) | 1989-04-13 |
Family
ID=31432089
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15492287U Pending JPH0158960U (ja) | 1987-10-08 | 1987-10-08 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0158960U (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009238936A (ja) * | 2008-03-26 | 2009-10-15 | Nec Electronics Corp | 半導体装置及びその製造方法 |
-
1987
- 1987-10-08 JP JP15492287U patent/JPH0158960U/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009238936A (ja) * | 2008-03-26 | 2009-10-15 | Nec Electronics Corp | 半導体装置及びその製造方法 |