JPH0159817B2 - - Google Patents

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は検出電力系統の系統電気量が急変した
場合に、これを検出して動作する変化幅検出継電
器の改良に関するものである。

〔発明の技術的背景〕

電力系統を保護する保護継電器の一つとして、
例えば電流変化幅検出継電器がある。この継電器
は、系統故障発生時その系統を通過する系統電気
量としての電流の大きさや位相の急激な変化を検
出することにより系統故障を検出する継電器で、
入力電流の大きさまたは位相が一定値以上変化す
ると動作する特性を有している。

第１図は、この種の継電器のもつても一般的な
位相特性図を示したもので、定常時の入力電流I₀
に重畳する入力電流の変化成分IΔの大きさが、
予め設定された検出レベルΔIをこえると継電器
が動作することを示している。

次に、上記電流変化幅検出継電器の特性を得る
ための従来の回路構成およびその動作原理につい
て、第２図および第３図を用いて説明する。

まず第２図において、１は系統電気量により励
振され、系統電気量の基本波成分に対して共振す
るよう調整された共振回路、２は系統電気量およ
び上記共振回路の出力信号を入力とし、両者の瞬
時値の差が一定値以上になつた時に検出信号を出
力するレベル判定回路を夫々示す。

つぎに第３図において、Ａはレベル判定回路２
の入力波形であり、実線は系統電気量を、また、
破線は共振回路１の出力を示す。ここで、共振回
路１の出力は、レリー入力の振幅および位相が変
化しない定常状態において、入力と正確に同位
相、同振幅になるよう調整されている。このた
め、定常状態においてはレベル判定回路２に入力
される系統電気量と共振回路１の出力の瞬時値の
差はごく小さく、レベル判定回路２の動作レベル
以上になる事はない。

次に、第３図における時刻t₁で系統に故障が生
じ、入力電気量が急変した場合を考える。この場
合、共振回路１は高いＱを有し、入力電気量に対
し共振している。従つて、入力電気量の位相また
は振幅が急変しても共振回路１の出力は急には追
従できず、共振回路のＱに応じて定まつた時間内
だけ入力急変前の振幅および位相の出力信号を維
持する。このため、第３図ＡおよびＢの斜線部に
て示される如く、レベル判定回路２の２つの入力
信号には正弦波の波形からの変化分に相当する瞬
時値の差が生じ、この値があらかじめ設定した値
√２ΔIをこえると、レベル判定回路２が動作と
判定して第３図のＣに示す検出信号を出力する。

〔背景技術の問題点〕

以上が第２図に示した従来の電流変化幅検出継
電器の動作原理であるが、この継電器の大きな問
題点として、系統電気量の周波数の変動によつて
変化幅検出特性が影響を受け易いことがあげられ
る。以下、この点について詳述する。

上記従来方式では、入力電気量の変化後も、一
定時間変化前の信号出力を維持するために、Ｑの
高い共振回路を使用している。一般に、Ｑの高い
共振回路は周波数の変化に敏感で、共振周波数と
入力周波数の間にわずかでも差があると、出力の
位相および振幅が大きく変化する。すなわち、第
２図における共振回路１は系統電気量に対して、
共振時に出力が同振幅、同位相になるよう調整さ
れているが、系統電気量の周波数の変動により共
振回路１の共振周波数と、系統電気量の周波数の
間に差が生じると、共振回路出力信号の位相およ
び振幅が大きく変化することになる。このため、
定常状態であつても共振回路出力と入力電気量の
瞬時値の間に誤差成分が発生し、継電器動作値の
変動や誤動作の原因となつている。

また、系統電気量の周波数が正規の場合でも、
共振回路１を構成する回路素子に定数変化がある
と、同様に共振周波数のずれから誤差成分が発生
するため、継電器の故障検出特性が周囲温度の変
化が経年により変化しやすいという欠点がある。

〔発明の目的〕

本発明は上記のような欠点を解決するために成
されたもので、その目的は系統電気量の周波数変
動や、継電器自身の温度変化や経年変化に伴なう
影響を受けることのない安定した変化幅検出特性
を有する変化幅検出継電器を提供することにあ
る。

〔発明の概要〕

上記目的を達成するために本発明では、電力系
統の系統電気量を入力とし、この系統電気量が一
定値以上変化したことを検出したことにより系統
故障を検出する変化幅検出継電器を、系統電気量
を入力としこの系統電気量の周波数に対応した周
波数を有する制御信号を出力する制御信号発生手
段と、この制御信号発生手段からの制御信号と系
統電気量を入力としこの制御信号の周波数の逆数
に比例した時間だけ遅延させて出力するアナログ
信号遅延手段と、このアナログ信号遅延手段から
の出力と系統電気量を入力とし両者の瞬時値の差
が一定値以上であることを検出するレベル判定手
段とから構成したことを特徴とする。

〔発明の実施例〕

以下、図面を参照して本発明の一実施例につい
て説明する。

第４図は、本発明による変化幅検出継電器の構
成例をブロツク図にて示したものである。

第４図において、図示しない電力系統の系統電
気量S₁を入力とし、一定時間内部で遅延したのち
出力S₂するアナログ信号遅延回路で、このアナロ
グ信号遅延回路３の信号遅延時間は、制御信号発
生回路４より印加される制御信号S₄の周波数によ
り制御される。また４は、上記系統電気量S₁を入
力とし、この系統電気量S₁の周波数に略比例する
周波数の制御信号S₄を上記アナログ信号遅延回路
３に出力する制御信号発生回路である。

さらに、５は上記系統電気量S₁およびアナログ
信号遅延回路３の出力S₂を入力とし、両入力信号
S₁、S₂の瞬時値の差の絶対値が一定値以上である
時に検出信号S₃を出力するレベル判定回路を示
す。

以上が本発明の基本的な構成であるが、次に
夫々の構成要素が有する機能について詳述する。

(a) アナログ信号遅延回路 本発明に使用するアナログ信号遅延回路３と
して最も適しているものに、バケツトブリゲー
ドデバイス（以下、BBDと称する）と呼ばれ
る素子があげられる。この素子は、第５図に示
すように多数のコンデンサＣ、電子スイツチ
Ｓ、バツフアＢにより構成されており、アナロ
グ的なシフトレジスタとして機能する。すなわ
ち、アナログ信号入力端子に印加されたアナロ
グ信号S₁は、制御信号入力端子に印加されたパ
ルスS₄に同期してサンプリングされ、制御パル
ス１つにつき１ステツプずつシフトした後最終
的に出力端子に出力される。

第６図は、BBD素子による信号遅延の１例
とし、制御信号入力との関係を示すものであ
る。

アナログ信号入力端子に印加された信号S₁が
出力端子に現われるまでの時間つまりアナログ
信号S₁の遅延時間ｔは、BBDの内部ステツプ
数をＭ、制御信号端子に印加されるパルスの周
期Δtとすると、 ｔ＝Ｍ×Δt＝Ｍ／_c（_cはパルスの周波数） で表わされる。

BBDはアナログ量をサンプリングし、内部
のコンデンサＣ間のシフトにより遅延させる。
従つて、サンプリング周波数を入力信号の周波
数よりも充分高く設定すれば、入力信号波形の
周波数成分に関係なく忠実な入力信号波形の遅
延を行なうことが可能である。

例として、制御信号入力端子に印加する制御
パルスS₄の周波数を入力信号周波数の1000倍に
とると、入出力波形間のサンプリングに伴なう
誤差は0.6％以下となる。この誤差は、BBDの
出力端子に簡単なローパスフイルタを付加する
ことによりさらに小さくすることが可能であ
る。

なお、BBDは現在内部ステツプ数が128〜
4096ステツプの各種の素子がIC化して市販さ
れている。

市販されているBBD素子の例としては松下
電子工業製MN3205（4096ステツプ）や
MN3001（512ステツプ×２ユニツト）等があ
る。

(b) 制御信号発生回路 本発明に使用する制御信号の発生回路４の一
構成例を第７図に示す。第７図はPLL（Phase
Lock Loop）回路の一変形例であり、入力信
号S₁の整数ｎ倍の周波数の信号S₄を出力する回
路として広く知られているものである。つま
り、PLL回路の帰還ループ中に周波数分周器
６を挿入することにより、位相比較器７の比較
入力は、ローパスフイルタ８を介して電圧制御
発振器９の出力周波数のｎ分の１（ｎは分周器
６の分周比）の周波数となる。

PLL回路は広く知られているように、位相
比較器に入力される基準入力信号に対して比較
入力信号が同周波数、同位相になるように系全
体が制御される。

従つて、基準入力信号S₁の周波数を₀とする
と、分周器６の出力周波数も₀になるよう制御
され、結果的には電圧制御発振器９の出力には
入力信号と同期し、かつ周波数が整数倍（n₀）
の周波数の信号が得られる。以上が第７図の回
路の基本的な動作説明である。

次に、第７図に示した制御信号発生回路４の
機能ついて述べる。

まず第１の機能は、上述したように入力信号
の周波数に比例する周波数の信号を出力する点
である。第７図において、入力信号と出力信号
間の周波数比は分周器６の分周比に等しく、前
述したアナログ信号遅延回路３の内部ステツプ
数Ｍの1/2×Ｌ倍（Ｌは整数）に設定される。

次に第２の機能は、入力信号の周波数が変化
した際には、制御信号発生回路出力が速やかに
その入力信号周波数の変動に追従することであ
る。これにより、系統動揺等でリレー入力電気
量の周波数が変動した際にも、制御信号発生回
路４の出力周波数はほぼ忠実に入力信号の周波
数に追従して変化する。

なお、系統電気量が入力せず基準入力信号が
零の場合には、制御信号発生回路４は正規の系
統周波数が入力された場合に発振する周波数に
近い周波数の信号を自分自身で発生する。

また、第７図に示した制御信号発生回路４
は、市販のPLL IC（例として、Signetics社製
NE565等）、分周用IC（例として、東京芝浦
電気・TC4521等）、若干のコンデンサ、および
抵抗を組合せることにより容易に構成が可能で
ある。

(c) レベル判定回路 第８図は、本発明に使用するレベル判定回路
５の構成例を示すものである。第８図におい
て、１０は本レベル判定回路の入力S₁およびS₂
を入力とし、両入力のレベル差を演算する減算
器、１１は減算器１０の出力を入力としその絶
対値を出力する絶対値演算器、１２は絶対値演
算器１１の出力を入力とし、上記入力が予め設
定されたレベル√２ΔI以上になると検出信号
S₃を出力するレベル検出器である。

第８図に示したレベル判定回路５の動作を第
９図に示す。

第９図において、ＡおよびＢは減算器１０に
印加される入力量S₁およびS₂を示し、Ｃは減算
器１０により演算された入力Ａ，Ｂ間のレベル
差出力を示す。減算器１０から出力されたレベ
ル差信号Ｃは、絶対値演算器１１に入力されて
ｄに示すように整流された後、レベル検出器１
２に入力される。

レベル検出器１２は、入力信号が予め設定さ
れたレベル√２ΔIをこえるとｅに示す検出信
号をS₃として出力する。

以上の動作により、第８図のレベル判定回路５
は、入力信号S₁およびS₂の瞬時値の差を検出し、
その差が極性にかかわらず予め設定された値√２
ΔI以上の大きさになつた時検出信号S₃を出力す
る機能を有する。

次に、かかる変化幅検出継電器の作用を第１０
図を用いて説明する。第１０図において、Ａはリ
レーに入力される系統電気量、Ｂはアナログ信号
遅延回路３の出力、ＣはＡおよびＢの瞬時の差、
ｄはレベル判定回路５の出力を夫々示す。

まず系統が定常状態にあり、リレー入力電気量
が一定の正弦波である場合（区間t₀〜t₁）につい
て説明する。

今、入力電気量の周波数を₀、制御信号発生回
路４の入出力間周波数比をｎとすれば、制御信号
発生回路４からはn₀の周波数の制御信号が、ア
ナログ信号遅延回路３の制御信号入力端子に印加
される。アナログ信号遅延回路３の遅延回路の遅
延時間は、前述したように制御信号の周波数に反
比例することから、遅延時間ｔは下式のように表
わされる。

ｔ＝Ｍ／c＝Ｍ／n₀ （ここで、Ｍはアナログ信号遅延回路３の内部ス
テツプ数、cは制御信号の周波数を示す。） ここで、例としてＭ＝ｎになるように装置を構
成すればｔ＝１／₀≡T₀となり、アナログ信号
遅延回路３の遅延時間は入力電気量の周期と等し
くなる。すなわち、第４図の構成により、入力電
気量の周波数に関係なく、アナログ信号遅延回路
３の出力としては入力電気量の１周期前の信号を
出力することが可能となる。従つて、系統動揺等
が原因で入力電気量の周波数が変動した場合で
も、アナログ信号遅延回路３の出力信号と、リレ
ー入力電気量の間の位相差は常に0゜に制御され、
レベル判定回路５の入力間に瞬時値の差が生じる
ことはなく、レベル判定回路３が動作と判定する
ことはない。

次に、第１０図における時刻t₁で系統に故障が
発生し、系統からのリレー入力が急変した場合を
考える。この場合には、レベル判定回路５に入力
されている２つの信号のうち、入力電気量Ａは直
ちに変化するのに対して、アナログ信号遅延回路
３よりの入力Ｂは１周期分前の信号であるため変
化しない。従つて、ＡおよびＢの瞬時値の差Ｃに
は変化分に相当する差が生じ、その値が予じめ設
定された判定レベル√２ΔIよりも大きくなると、
レベル判定回路５が動作と判定し外部に対して検
出信号ｄを出力する。

上述したように、本変化幅検出継電器は系統の
周波数が変動した際の動作値の大きな変動や誤動
作を防止できると同時に、入力電気量の位相また
は振幅が急変した際には確実にこれを検出するこ
とが可能である。また、本継電器による効果の一
つとして、継電器構成部品の定数変化に伴ない特
性変化が少ない事があげられる。すなわち、従来
の電流変化幅継電器で使用している共振回路は高
いＱを持つために、共振回路を構成している回路
素子にわずかの定数変化があつた場合に出力信号
の位相および振幅が大きく変化する。このため、
継電器の特性が周囲温度変化や経年変化により大
きく変動する恐れがあつたが、この点本継電器に
よればレベル判定回路５に入力される２つの信号
間の位相差は常に0゜になるように補正されるた
め、回路定数変化の影響をうけることはほとんど
無く、極めて安定した特性を有する継電器を得る
ことが可能である。

尚、本発明は上記実施例に限定されるものでは
ない。

(a) 上記実施例では、アナログ信号遅延回路によ
る入力信号の遅延は１周期分として説明を行な
つたが、これに限られることはなく遅延時間が
１／２周期の倍数であるなら同様に適用可能であ
る。この遅延時間を1/2周期の偶数倍とした場
合の構成は、第４図とまつたく同一である。ま
た、遅延時間を1/2周期の奇数倍にとつた場合
には、アナログ信号遅延回路３の出力は入力信
号と位相が180゜異なるため、変化成分はアナロ
グ信号遅延回路３の出力とリレー入力電気量と
の和で求めることになる。この場合には、第８
図における減算器１０のかわりに、リレー入力
信号およびアナログ信号遅延回路３出力の和を
演算する加算器を使用すればよい。

かかる構成によれば、最低1/2周期入力信号
を遅延させるのみで本発明による継電器を構成
可能であるため、アナログ信号遅延回路３の内
部ステツプ数の少ないものを使用することがで
きる。

(b) 第７図に示した制御信号発生回路４では、入
力電気量の周波数と比例する周波数の制御信号
を発生させるために、1/2の分周器をループ内
に含むPLL発振器を使用するものとして説明
したが、この分周器は省略することが可能であ
り、第１１図にその構成例を示す。第１１図に
おいて、制御信号発生回路４′内の比較入力端
子には、アナログ信号遅延回路３の出力が直接
入力される。

本構成において、電圧制御発振器９の出力す
る制御信号の周波数は、アナログ信号遅延回路
３による信号遅延時間が入力信号の略１周期に
なるような周波数付近に設定されている。ま
た、上記電圧制御発振器９の入力周波数は位相
比較器７の入力信号間の位相により制御され、
第１１図では位相比較器７に入力されているア
ナログ信号遅延回路３の出力信号の位相が、系
統からの入力電気量の位相に比較して遅れてい
ると発振周波数が増加、逆に位相が進んでいる
と減少するように構成されている。

第１１図の動作を、例として電圧制御発振器
９の初期発振周波数が、正しい発振周波数M₀
（Ｍはアナログ信号遅延回路３の内部ステツプ
数、₀はリレー入力電気量の周波数）よりも低
い場合について説明する。

この場合、アナログ信号遅延回路３の制御信
号入力の周波数が正しい値よりも低いために、
遅延時間はその分だけ増加する。すなわち、ア
ナログ信号遅延回路３の出力信号は入力信号の
１周期分以上に遅延されることになり、位相比
較器７の入力信号間に位相差が生じる。この場
合には、入力電気量に比較してアナログ信号遅
延回路３の出力位相が遅れることになり、電圧
制御発振器９の出力周波数は増加する。

発振周波数が増加すると、アナログ信号遅延
回路３の遅延時間が短かくなり位相の遅れは少
なくなる。

発振周波数の増加は、基準入力と比較入力間
の位相差が0゜になるまで続き、最終的にはアナ
ログ信号遅延回路３の遅延時間が入力電気量の
１周期と等しくなつた時点で安定する。また、
電圧制御発振器９の初期発振周波数がM₀より
も高い場合も、上記と逆の過程を経てアナログ
信号遅延回路３の遅延時間が、リレー入力電気
量の一周期と等しくなつた時点で安定する。

上述した動作により、第１１図におけるアナ
ログ信号遅延回路３の遅延時間は、入力信号周
波数の変化や構成要素の定数変化にかかわらず
常に入力信号の一周期分を補正され、より簡単
な回路構成で本発明に必要な機能を満足するこ
とができる。なお、以上説明した第１１図にお
ける周波数補正動作は、公知のPLL発振回路
の原理とまつたく同じものである。

(c) 第１２図は、本発明を系統からの入力電気量
が複数の電流変化幅継電器に応用した場合の実
施例構成を示すものである。系統からの入力電
気量の周波数は、同一系統であれば相や観測点
によらずほぼ等しい。従つて、制御信号発生回
路４の発振周波数は、複数入力のうちの１つを
基準に発生させれば他の入力量に対して同様に
適用することが可能である。第１２図におい
て、各入力量を遅延させるアナログ信号遅延回
路３ａ，３ｂ，……３ｘは、単一の制御信号発
生回路４により一括して駆動される。

本実施例によれば、入力電気量が複数の継電
器に対して制御信号発生回路４が１台で済むた
めに、回路構成を簡単にすることが可能であ
る。

(d) 第１３図は、本発明を実際の変化幅検出継電
器に応用した場合の構成例を示す。第１３図に
おいて、１３は系統電気量に含まれるノイズに
よる継電器の誤動作を防ぐTDE要素、１４は
レベル判定回路５の出力する断続的な検出信号
を引きのばして連続化するためのTDD要素を
示す。かかる第１３図の構成により、継電器の
ノイズ等による不要な応動を防止できると同時
に、故障検出時には外部に対して連続継電器動
作信号を出力することができる。

(e) 以上説明した実施例はレベル判定手段は過電
圧検出要素として機能する場合であるが、不足
電圧検出要素として機能するようにしてもよ
い。この場合第８図における減算器８を加算器
に置換し、レベル検出器１０を不足電圧継電器
に置換し、この不足電圧検出器の出力を反転す
るノツト回路を設ければよい。

〔発明の効果〕

以上説明したように本発明によれば、継電器自
身が系統からの入力電気量の周波数に応じて動作
補正を行ない得、もつて系統の周波数変動や継電
器自身の温度変化や経年変化に伴ない影響を受け
ることのない極めて安定した特性を有する変化幅
検出継電器が提供できる。

【図面の簡単な説明】

第１図は電流変化幅継電器の位相特性を示す
図、第２図は従来の電流変化幅継電器の構成例を
示す図、第３図は従来の電流変化幅継電器の動作
原理を示す図、第４図は本発明の一実施例を示す
構成図、第５図は本発明のアナログ信号遅延回路
の一構成例を示す図、第６図はアナログ信号遅延
回路の動作を説明するための図、第７図は制御信
号発生回路の一構成例を示す図、第８図はレベル
判定回路の一構成例を示す図、第９図は上記レベ
ル判定回路の動作を説明するための図、第１０図
は本発明の一実施例の動作を説明するための図、
第１１図〜第１３図は本発明の他の実施例を示す
構成図である。 １……共振回路、２，５……レベル判定回路、
３……アナログ信号遅延回路、４……制御信号発
生回路、６……分周器、７……位相比較器、９…
…電圧制御発振器、１０……減算器、１１……絶
対値演算器、１２……レベル検出器、１３……
TDE、１４……TDD。

Claims (1)

1. 【特許請求の範囲】 １ 電力系統の系統電気量を入力とし、この系統
   電気量が一定値以上変化したことを検出したこと
   により系統故障を検出する変化幅検出継電器にお
   いて、前記系統電気量を入力としこの系統電気量
   の周波数に対応した周波数を有する制御信号を出
   力する制御信号発生手段と、この制御信号発生手
   段からの制御信号と前記系統電気量を入力とし前
   記制御信号の周波数の逆数に比例した時間だけ遅
   延させて出力するアナログ信号遅延手段と、この
   アナログ信号遅延手段からの出力と前記系統電気
   量を入力し、両者の瞬時値の合成値が予定の範囲
   から逸脱することを検出するレベル判定手段とを
   具備して成ることを特徴とする変化幅検出継電
   器。 ２ 特許請求の範囲第１項において、制御信号発
   生手段は、PLL発振回路の帰還ループに周波数
   分周回路を挿入して構成したものである変化幅検
   出継電器。 ３ 特許請求の範囲第１項において、制御信号発
   生手段は基準入力とし、アナログ信号遅延回路に
   よるこの入力電気量の遅延出力を比較入力とする
   PLL（Phase Lock Loop）発振回路により構成し
   たものである変化幅検出継電器。 ４ 特許請求の範囲第１項ないし第３項のうちい
   ずれか一つの項において、制御信号発生手段は、
   複数の系統電気量を遅延する複数のアナログ信号
   遅延手段に、並列的に制御信号を供給するように
   構成した変化幅検出継電器。 ５ 特許請求の範囲第１項に記載のものにおい
   て、レベル判定手段は、系統電気量およびアナロ
   グ遅延回路から出力される電気量の差が予定値以
   上になることとを検出するように構成したことを
   特徴とする変化幅検出継電器。 ６ 特許請求の範囲第１項に記載のものにおい
   て、レベル判定手段は系統電気量およびアナログ
   遅延回路から出力される電気量の和が予定の範囲
   から逸脱することを検出するように構成したこと
   を特徴とする変化幅検出継電器。