JPH0160350B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は主として消耗性電極を使用するアーク
溶接に適した直流アーク溶接用電源に関するもの
である。

従来、直流アーク溶接用電源としては商用交流
電源を変圧器により溶接に適した電圧に変換した
後、サイリスタなどのスイツチング素子により位
相制御して出力の制御と整流とを行なつて直流電
力を得、さらに溶接に適した電流・電圧の動特性
を得るために、直流リアクトルを介して出力端子
に供給していた。一方、消耗性電極を用いる直流
アーク溶接方法においては、溶接開始時または溶
接途中において消耗性電極と被溶接物とが短絡す
るときがある。この場合に消耗性電極の直径、材
質、溶接電流値、溶接電流通路の抵抗値およびリ
アクタンス値などに応じて適正な立上り速度を有
する適正な大きさの短絡電流を通電しなければ円
滑にアークを発生させることができなかつたり、
スパツタが増加したりして作業性を害するばかり
でなく溶接欠陥をも生じることになる。さらに、
アーク発生後は、それぞれ溶接条件に適した下降
速度で電流が設定値にまで減少することがアーク
の安定性に重要な要件である。

特に短絡とアークとを交互にくりかえし発生さ
せる短絡移行アーク溶接法においては、溶接の安
定性以外に出力回路のリアクタンス値によつてビ
ード形状が大きく変化することが知られている。
即ち、短絡時の電流の立上り速度は、余盛量に、
またアーク再生時の電流の立下り速度はアーク力
に関係することからスパツタの発生量とともに溶
け込み深さに影響を与える。したがつてこのよう
な溶接法において所望のビード幅、余盛量、溶け
込み深さを有するビードを有るためには、リアク
タンスを電流の上昇時と下降時とにおいてそれぞ
れ任意に、あるいは相関連して調整することがで
きれば理想的な溶接が可能となる。これに対して
従来の直流アーク溶接電源においては、出力回路
中に直流リアクトルを設けて短絡時の出力電流の
立上り速度、その大きさおよび下降速度を調整す
るようにしていた。しかし必要な時定数を有する
直流リアクトルを設計、製作することは必らずし
も容易でなく、さらに要求される電流の変化の時
定数は非常に長く、このために必要なインダクタ
ンスは数10μHないし数100μHにも達し、このよ
うな大きなインダクタンスのものを得ることは相
当困難であつた。しかも通電される電流が数
100Aと大きな値であるので非常に大形のリアク
トルとなる。また大きなインダクタンスを得るた
めに鉄心を用いると、これの飽和の問題も生じ、
さらに適正なインダクタンスの値が使用する消耗
性電極の直径、材質、溶接電流、溶接電圧又は、
これらの増加時もしくは減少時によつて複雑に変
化するので、これらのすべてに適合した直流リア
クトルを得ることは事実上不可能であつた。そこ
で現実には、これらの中間的な特性のリアクトル
を使用することによつて間に合わせていた。

このような直流リアクトルの欠点を解消するべ
く出力フイードバツク回路中に位相遅れ要素を挿
入して、負荷の変化に対して出力変化に位相遅れ
をもたせて実質上、直流リアクトルの効果を発生
させたものが提案されている。しかし、これらの
電源もすべて商用交流電源を整流して所望の特性
を得るようになつているので、出力には200Hz以
下の低周波の脈動分を多く含み、これを平滑する
ためには時定数の長い平滑回路を必要とし、この
平滑回路は出力電流が大なることからリアクトル
によつて構成せざるを得ず、この平滑用リアクト
ルが、先に説明した溶接の安定性のために要求さ
れる直流リアクトルと略同程度となり、両者を兼
用するのが一般的である。したがつて、フイード
バツク制御系に位相遅れ要素を含ませて溶接の安
定に必要なリアクトル効果をもたせたとしても、
平滑用のリアクトルを設けることが必要となるた
めに、結局は大きな利点は得られなかつた。この
ような制御系によつてリアクトル効果を奏するよ
うに構成したときに最も有利となるのは、直流電
源として脈動分の少ないものを用いる場合であ
り、例えば多相交流を整流してトランジスタのよ
うなアナログ素子によつてアナログ制御すればよ
い。しかし、この場合には、アナログ素子が脈動
分に相当する電力を常時負担することになり、大
電力のトランジスタを用いることが必要となる。
このために、装置が大型高価となるのみならず、
使用時においても電力損失が多く効率の悪いもの
となることが避けられない。

本発明は上記各従来例の欠点を解消するもので
あつて、直流電源の出力制御にスイツチング素子
によるスイツチング制御方式を使用し、かつ出力
制御回路を負荷の変動に対して位相遅れをもたせ
る回路を備え、かつこの位相遅れ量を出力の増加
時と減少時とでそれぞれ独立して調整可能な回路
構成とすることによつて、出力平滑回路は極く小
形の安価なものを使用し、しかも常に溶接に最適
の出力上昇速度と下降速度とを容易に得ることが
できる高性能で安価な直流アーク溶接用電源を提
供するものである。

第１図は、本発明をスイツチング制御方式の一
つであるチヨツパ制御により行う場合の実施例を
示すブロツク図である。同図において１は入力端
子であり例えば三相交流電源に接続される。２は
直流電源であり入力端子１からの交流入力を変圧
器２１にて溶接に適した電圧に変換した後、整流
回路２２にて直流にするものであつて、交流電源
に三相交流を使用し整流回路を三相全波あるいは
六相半波のような多相整流回路とするのが望まし
い。３は直流電源２の出力をスイツチング方式に
より調整するためのスイツチング制御回路であつ
て、同図の場合には直列トランジスタによるチヨ
ツパ制御回路が使用される。４はスイツチング制
御回路３の出力を平滑する平滑回路であつて、ス
イツチング制御回路３に使用するチヨツパ制御回
路の周波数を、300Hz以上望ましくは数ＫHz以上
の高周波とすれば、この平滑回路の時定数は極く
短いもので十分となり、空心リアクトル、小容量
のコンデンサなど小形の平滑回路で間に合うこと
になる。さらに、周波数を十分に高いものとする
ときは、スイツチング制御回路３の内部配線や出
力リード線などの引廻しのために生ずるインダク
タンスまたは浮遊容量によつて平滑回路に代える
ことができる。これらの平滑回路の時定数は、ア
ークの安定性のために必要な出力変化の時定数に
比較して十分に短いので、この平滑回路が、アー
クの安定性に影響を与えることはない。５は所定
の速度で送給される消耗性電極、６は被溶接物、
７は溶接アークである。８は負荷の変動に対して
出力の変化に位相遅れをもたせるための位相遅れ
制御回路であり、出力電流検出器８５の出力Iaに
係数k₁を乗じる係数器８１、出力電流検出器８５
の出力Iaを微分する微分回路８２、出力電圧検出
器８６の出力Eaに係数k₂を乗じる係数器８３お
よび出力設定器９の出力Erから係数器８１の出
力k₁Ia、微分回路８２の出力および係数器８３の
出力k₂Eaの各出力の和を差引く演算回路８４か
ら構成されている。この場合、演算回路に係数加
算器を用いる場合あるいは各検出器に出力レベル
の調整が可能なものを使用する場合には各係数器
は省略することもできる。微分回路８２は、位相
遅れ制御回路８の位相遅れ量を、出力電流の増加
時と減少時とにおいてそれぞれ独立して調整する
ために、入力信号の変化の方向によつて係数を変
化させるように構成されている。この微分回路８
２の具体的な実施例を第２図に示す。第２図にお
いて微分回路８２は抵抗器Ｒ１、コンデンサＣ
１，Ｃ２、演算増幅器OP１および演算増幅器OP
１のフイードバツク回路に設けられた入力信号の
増加および減少を判別するためのダイオードＤ
１，Ｄ２およびこれらに直列接続された可変抵抗
器VR１，VR２とからなる位相遅れ量調整器と
から構成されている。なお同図において、抵抗器
Ｒ１およびコンデンサＣ２は微分動作を安定化さ
せるために設けられるものであつて動作原理上は
除外して考えてよい。１０は位相遅れ制御回路８
の出力に応じてスイツチング制御回路３を駆動す
るための出力制御回路であつて、入力信号に対応
した時間幅で一定周波数の駆動信号、または時間
幅は一定で入力信号に対応した周波数の駆動信号
あるいは時間幅、周波数ともに入力信号に対応し
た値の駆動信号を発生するものである。第１図お
よび第２図に示した実施例の動作を説明する。第
２図の微分回路においてコンデンサＣ１の容量を
Ｃ、可変抵抗器VR１およびVR２の抵抗値をr₁，
r₂としダイオードＤ１およびＤ２の順方向降下を
無視できるものとすると、入力信号Eiに対してこ
れが増加するときの出力信号E₀は E₀＝−r₁CdEi／dt＝−k₃dIa／dt ……(1) 入力信号Eiが減少するときの出力E₀は E₀＝−r₂CdEi／dt＝−k₄dIa／dt ……(2) となる。ただし、Iaは第１図の装置の出力電流で
ありまたk₃およびk₄はｃ，r₁，r₂および出力電流
検出器８５の変換比率によつて定まる正の定数で
ある。また上記(1)および(2)式の負号は微分回路に
反転増幅回路を用いた結果によるものであり、微
分回路８２の出力を係数器８１および８３の出力
と加算し三者の和と出力設定器９の出力信号とを
演算回路８４にて比較するときは再度反転して
E₀′として出力増加時には正、減少時には負の出
力信号が得られるようにしておく。第２図の微分
回路を使用したときの第１図の実施例において出
力制御回路１０はフイードバツク制御回路の基本
動作に従つて Er−（k₁Ia＋k₂Ea＋k₃dIa／dt）＝０……(3) および Er−（k₁Ia＋k₂Ea＋k₄dIa／dt＝０ ……(4) となるように動作する。したがつて k₂Ea＝Er−（k₁Ia＋k₃dIa／dt） ……(5) および k₂Ea＝Er−（k₁Ia＋k₄dIa／dt） ……(6) あるいは k₁Ia＝Er−（k₂Ea＋k₃dIa／dt） ……(7) および k₁Ia＝Er−（k₂Ea＋k₄dIa／dt） ……(8) となる。ここで係数k₁を出力回路の抵抗値に相当
する値とし、k₃およびk₄を使用する消耗性電極の
直径や材質によつて定まる値に選定すれば、出力
回路中に抵抗器Ｒ＝k₁、インダクタンスＬ＝k₃ま
たはk₄の直流リアクトルが存在するときと全く同
様の出力特性が静的にも、動的にも得ることがで
きる。したがつて可変抵抗器VR１およびVR２
を調整して係数k₃およびk₄を調整すれば、あるい
は係数k₃およびk₄を出力設定に対応して連動して
設定されるようにしておけば常に最適の電流増加
速度および減少速度となるリアクトル効果を容易
に得ることができる。ところでアーク溶接におい
ては被溶接物および適用する溶接条件や溶接方法
によつては電源の電圧、電流の静特性が完全な定
電圧特性のものよりもある程度出力電流の増加に
従つて出力電圧が降下する下降特性のもの、ある
いは出力電圧の変化にかかわらず出力電流が変化
しない定電流特性のものである方が都合がよい場
合がある。そこで係数k₃およびk₄以外に係数k₁お
よびk₂も固定としないでそれぞれ調整可能として
おくことが望ましい。この場合k₁≪k₂ならほぼ定
電圧特性が、またk₁≫k₂ならほぼ定電流特性が、
さらに両者の中間においては中間的な下降特性の
電源が得られる。もちろん、定電圧特性のみ必要
な場合には、係数k₁を零、即ち第１図において係
数器８１を除外し、逆に定電流特性のみ必要な場
合には、係数k₂を零即ち係数器８３を除外した回
路構成とすればよい。

なお、微分回路８２としては、第２図に示した
実施例の他にコンデンサと抵抗器とからなる単純
な微分回路、あるいはこれらの出力を増幅する増
幅器を含むのでもよい。また係数k₃，k₄を調整す
る手段としては、ダイオードと可変抵抗器との直
列回路を、２組互に相反する極性に並列接続して
信号レベルをその変化の方向によつて別々の値に
調整する回路として微分回路の入力側、あるいは
出力側に設けてもよい。さらに演算増幅器を用い
た通常の微分回路を２組設けてその出力信号の極
性に対応していずれか一方の出力を選択して総合
出力としてもよい。これらのいずれにおいても、
調整のための可変抵抗器をトランジスタに置換え
ることも可能である。また使用する溶接条件がほ
ぼ一定となるような場合には、これらの抵抗器を
それぞれ出力増加時と減少時とに最適な値に固定
あるいは半固定のものとしてもよい。

第１図の実施例においては、位相遅れ制御回路
として、出力フイードバツク信号に出力電流検出
器の出力を微分した信号を含ませるように構成し
たが、位相遅れ制御回路はこれに限られるもので
はなく、負荷の変化は出力端子電圧の変化として
も現われるからこれを利用してもよい。この場合
は、出力制御回路にフイードバツクする位相遅れ
信号としては出力電圧の一次遅れ信号を供給すれ
ばよい。

第３図は、このようにしたときの本発明の別の
実施例を示すブロツク図である。第３図は、スイ
ツチング制御回路としてインバータを使用して直
流電源を、一旦交流電力に変換した後に再度直流
に変換して、所定の直流出力を得る方式の例を示
してある。同図において、２３は入力端子１から
の交流電力を直流に変換する整流回路であり、第
１図の整流回路２２とは取扱う電圧が異なるだけ
で同種のものである。スイツチング制御回路３
は、整流回路２３の直流出力を受けて交流電力に
変換した後に、所定の電圧にするインバータ３１
およびインバータ３１の出力を整流して直流に戻
す整流器３２からなるDC/DCコンバータで構成
されている。また位相遅れ制御回路８は、第１図
の微分回路８２に替えて出力電圧検出器８６の出
力Eaを積分して増加時には係数k₅を、また減少
時には係数k₆を乗じて一次遅れ信号k₅∫Eadtある
いはk₆∫Eadtを得るための積分回路８７を使用
し、演算回路８８は出力設定器９の出力Erから
係数器８１の出力k₁Ia、積分回路８７の出力
k₅∫Eadtまたはk₆∫Eadtおよび係数器８３の出力
k₂Eaを差引く演算回路である。ここで積分回路
８７は、例えば適当な時定数の放電回路を設けた
コンデンサを出力変化の方向を判別する判別器と
ともに抵抗器を介して充電するローパスフイルタ
のような一次遅れ回路でもよい。第４図にその具
体的な実施例を示す。同図においてＤ３およびＤ
４は出力電圧の変化の方向を判別するためのダイ
オード、VR３およびVR４は位相遅れ量調整の
ための可変抵抗器、Ｃ３はコンデンサであり、可
変抵抗器VR３およびVR４とコンデンサＣ３と
によつて積分回路を構成している。OP２は演算
増幅器であり、出力インピーダンス調整のための
ボルテージホロワ回路であるが、積分回路８７の
出力側に接続される負荷即ち第３図の演算回路８
８の入力インピーダンスが十分に大なるときは省
略できる。出力電圧の増加時と減少時とにおける
位相遅れ量に相当する積分回路８７の係数k₅およ
びk₆は、可変抵抗器VR３およびVR４の抵抗値
とコンデンサＣ３の容量とによつて定まる。

第３図の実施例においては出力制御回路１０は Er−（k₁Ia＋k₂Ea＋k₅∫Eadt）＝０ …(9) および Er−（k₁Ia＋k₂Ea＋k₆∫Eadt）＝０ …(10) となるように動作する。この場合も各係数k₁，
k₂，k₅およびk₆の決定方法は、第１図の場合と同
様である。また積分回路８７も第４図の実施例の
他に演算増幅器を用いたものでもよく、また係数
k₅，k₆を調整する方法も第２図の微分回路におけ
ると同様に種々の変形が可能である。なお第３図
におけるインバータ３１として変圧器結合によつ
て出力を取出す方式のものが便利である。この場
合には、内蔵の変圧器によつて出力電圧をアーク
溶接に適した電圧とする。もしインバータ３１が
変圧器結合でない場合には、インバータ３１と整
流回路３２との間に変圧器を設けることが必要と
なるが、この場合にもインバータの出力周波数が
高周波であれば非常に小形のものとなる。第１図
および第３図においては出力設定器９は１個だけ
設けたが、出力設定器として電圧用と電流用との
２個を設け、演算回路８８において電流要素と電
圧要素とを別々に比較してその結果を合成しても
よい。また位相遅れを与えるために、出力電流検
定器の微分信号と出力電圧検出器の積分信号とを
ともにフイードバツクするようにしてもよい。

以上のように本発明においては、スイツチング
方式を用いることによつて出力平滑回路としては
時定数が極く短かく簡単なものかまたは場合によ
つては設けなくてもよい。また消耗性電極が被溶
接物に短絡した場合、あるいは短絡からアークに
移行する場合のように負荷の変動が発生したとき
に、これに対して出力変化に位相遅れを持たせる
ことによつて、アークを安定に発生させるための
大形の直流リアクトルを用いる必要がない。しか
も、従来装置では困難であつた出力の増加時と減
少時とにおいて、有効となるリアクトル効果を異
なる値に設定できるので、溶接の安定性が飛躍的
に向上するとともにスパツタの発生が減少し、か
つビード形状の制御が可能となる。このために、
上向き、立向きなどの難姿勢溶接が容易となる。

【図面の簡単な説明】

第１図および第３図は本発明の実施例を示すブ
ロツク図、第２図は第１図の実施例に使用する微
分回路の実施例を示す接続図、第４図は第３図の
実施例に使用する積分回路の実施例を示す接続図
である。 ２…直流電源、３…スイツチング制御回路、４
…平滑回路、８…位相遅れ制御回路、９…出力設
定器、１０…出力制御回路、８１，８３…係数
器、８２…微分回路、８４，８８…演算回路、８
５…電流検出器、８６…出力電圧検出器、８７…
積分回路。

Claims (1)

1. 【特許請求の範囲】 １ 直流電源と、前記直流電源の出力をスイツチ
   ング制御方式により所望値に調整するスイツチン
   グ制御回路と、出力設定器と、前記出力設定器の
   出力と前記スイツチング制御回路の出力とを比較
   し負荷の変化に対して出力増加時と減少時とによ
   つて異なる値の位相遅れをもつた信号を出力する
   位相遅れ制御回路と、前記位相遅れ制御回路の出
   力に応じて前記スイツチング制御回路を駆動する
   出力制御回路とを具備した直流アーク溶接用電
   源。 ２ 前記位相遅れ制御回路は、出力電流検出器
   と、前記出力電流検出器の出力を増加時と減少時
   とにおいて異なる係数を付して微分する微分回路
   と、前記出力設定器の出力から前記出力電流検出
   器の出力と前記微分回路の出力との和を差引く演
   算回路とからなる特許請求の範囲第１項に記載の
   直流アーク溶接用電源。 ３ 前記位相遅れ制御回路は、出力電圧検出器
   と、出力電流検出器と、前記出力電流検出器の出
   力を増加時と減少時とにおいて異なる係数を付し
   て微分する微分回路と、前記出力設定器の出力か
   ら前記出力電圧検出器の出力と前記微分回路の出
   力との和を差引く演算回路とからなる特許請求の
   範囲第１項に記載の直流アーク溶接用電源。 ４ 前記位相遅れ制御回路は、出力電圧検出器
   と、出力電流検出器と、前記出力電流検出器の出
   力を増加時と減少時とにおいて異なる係数を付し
   て微分する微分回路と、前記出力設定器の出力か
   ら前記出力電圧検出器の出力、前記出力電流検出
   器の出力および前記微分回路の出力の和を差引く
   演算回路とからなる特許請求の範囲第１項に記載
   の直流アーク溶接用電源。 ５ 前記位相遅れ制御回路は、出力電圧検出器
   と、出力電流検出器と、前記出力電圧検出器の出
   力を増加時と減少時とにおいて異なる係数を付し
   て積分する積分回路と、前記出力設定器の出力か
   ら前記出力電流検出器の出力と前記積分回路の出
   力との和を差引く演算回路とからなる特許請求の
   範囲第１項に記載の直流アーク溶接用電源。 ６ 前記位相遅れ制御回路は、出力電圧検出器
   と、前記出力電圧検出器の出力を増加時と減少時
   とにおいて異なる係数を付して積分する積分回路
   と、前記出力設定器の出力から前記出力電圧検出
   器の出力と前記積分回路の出力との和を差引く演
   算回路とからなる特許請求の範囲第１項に記載の
   直流アーク溶接用電源。 ７ 前記位相遅れ制御回路は、出力電圧検出器
   と、出力電流検出器と、前記出力電圧検出器の出
   力を増加時と減少時とにおいて異なる係数を付し
   て積分する積分回路と、前記出力設定器の出力か
   ら前記出力電圧検出器の出力、前記出力電流検出
   器の出力および前記積分回路の出力の和を差引く
   演算回路とからなる特許請求の範囲第１項に記載
   の直流アーク溶接用電源。 ８ 前記位相遅れ制御回路は、出力電圧検出器
   と、出力電流検出器と、前記出力電圧検出器の出
   力を増加時と減少時とにおいて異なる係数を付し
   て積分する積分回路と、前記出力電流検出器の出
   力を増加時と減少時とにおいて異なる係数を付し
   て微分する微分回路と、前記出力設定器の出力か
   ら前記出力電圧検出器の出力、前記出力電流検出
   器の出力、前記積分回路の出力および前記微分回
   路の出力の和を差引く演算回路とからなる特許請
   求の範囲第１項に記載の直流アーク溶接用電源。 ９ 前記位相遅れ制御回路による出力変化の位相
   遅れ量が出力増加時と減少時とにおいてそれぞれ
   調整可能である特許請求の範囲第１項ないし第８
   項のいずれかに記載の直流アーク溶接用電源。 １０ 前記スイツチング制御回路は、直流電源の
   出力側に直列接続したスイツチング素子によりチ
   ヨツパ制御を行う回路である特許請求の範囲第１
   項ないし第９項のいずれかに記載の直流アーク溶
   接用電源。 １１ 前記スイツチング制御回路は、直流電源の
   出力を交流電力に変換するインバータ回路と、前
   記インバータ回路の出力を直流に変換する整流回
   路とからなる特許請求の範囲第１項ないし第９項
   のいずれかに記載の直流アーク溶接用電源。 １２ 前記出力制御回路は、入力信号に応じて前
   記スイツチング制御回路の出力周波数を決定する
   回路である特許請求の範囲第１項ないし第１１項
   のいずれかに記載の直流アーク溶接用電源。 １３ 前記出力制御回路は、入力信号に応じて前
   記スイツチング制御回路の導通時間幅を決定する
   回路である特許請求の範囲第１項ないし第１２項
   のいずれかに記載の直流アーク溶接用電源。