JPH0160839B2

JPH0160839B2 -

Info

Publication number: JPH0160839B2
Application number: JP56161411A
Authority: JP
Inventors: Takeshi Mitarai
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1981-10-09
Filing date: 1981-10-09
Publication date: 1989-12-26
Also published as: DE3237404A1; GB2110456A; JPS5862696A; US4534257A; DE3237404C2; GB2110456B; HK96488A

Description

【発明の詳細な説明】この発明は各種形態の自動伴奏が行える電子楽
器に関する。

従来、オートコード、オートアルペジオ、オー
トベース等の各種自動伴奏が行える電子楽器が開
発されているが、この種の電子楽器の場合、各自
動伴奏音を発生する装置は夫々、個別に設けられ
ているのが一般的であり、したがつて回路構成が
複雑になる欠点や、また個別に設けた上記装置に
夫々発振器を設けるために周波数精度の相異から
発生楽音に周波数上の相異が生じ、音楽的に好ま
しくない事態が生じる欠点等があつた。

この発明は上述した事情を背景になされたもの
で、その目的とするところは、複数チヤンネルの
時分割処理により複数の楽音を同時に生成可能な
電子楽器に於いて、メロデイ音および伴奏音を
夫々生成する上記チヤンネルのチヤンネル割当て
状態が伴奏形態に応じて異なるようにチヤンネル
制御を行うことにより、コード、ベース、アルペ
ジオ等の伴奏音が夫々メロデイ音と共に共通の楽
音生成手段によつて生成できるようにし、従来の
欠点を解消した電子楽器を提供することである。

以下、図面を参照してこの発明の一実施例を説
明する。第１図はこの実施例の電子楽器の回路構
成を示す。キーボード（鍵盤）１は電子楽器のケ
ース上に設けられており、例えば５オクターブ分
のキーが設けられている。そしてそのキーのう
ち、下２オクターブ分のキーは伴奏キー１Ａ、上
位３オクターブ分のキーはメロデイキー１Ｂとし
て用いられる。また上記ケース上には各種スイツ
チを備えたスイツチパネル２が設けられている。
而して切替スイツチ２Ａは、その切替位置OFF
では通常のメロデイ演奏のみが可能とされ、また
切替位置FINGでは３本以上の指で伴奏キー１Ａ
を操作する通常のコード演奏が可能とされ、更に
切替位置ONE FINGでは上記伴奏キー１Ａを操
作してのコード演奏であるワンフインガー演奏が
可能とされる。この場合、ワンフインガー演奏は
例えば、上記伴奏キー１Ａのうち根音のみを指定
する１個のキー操作（メジヤコードのコード演
奏）、根音を指定するキーを最低音として他に１
個のみまたは２個以上の任意のキーのキー操作
（マイナコードまたはセブンスコードの各コード
演奏）により各コード演奏が実行可能である。

切替スイツチ２Ｂはその切替位置CONT.、
RHYTHM.、ARPEGGIO.では夫々、演奏中の
コードが連続的に、またはリズム音に合わせて、
またはアルペジオ音的に演奏されるように指定す
るスイツチである。

スイツチパネル２上にはその他、各種のリズム
や音色を夫々指定するスイツチ等が設けられてい
るが、その詳細と図示は省略する。

CPU（中央処理装置）３は上記電子楽器の楽音
生成に関するすべての動作を制御する回路であ
り、例えば１チツプのマイクロプロセツサより成
る。またこのCPU３にはバスラインを介し同一
構成から成る３個のLSIチツプ４Ａ，４Ｂ、４Ｃ
が接続され、また他のバスラインを介しリズム音
源回路５が接続されている。而してCPU３は上
記スイツチパネル２上の切替スイツチ２Ａ、２Ｂ
の各切替え状態やリズム指定スイツチの指定状態
に応じた各種制御信号やキーボード１の操作キー
の音階に応じた周波数情報等を出力し、LSIチツ
プ４Ａ〜４Ｃ、リズム音源回路５に与え、その楽
音生成動作を制御する。

即ち、CPU３にはテンポカウンタ３Ａと、こ
のテンポカウンタ３Ａによりアドレス制御される
ROM（リードオンリメモリ）３Ｂ等が設けられ
ている。テンポカウンタ３Ａの計数速度はスイツ
チパネル２上に設けたテンポスイツチ（図示略）
により制御され、例えば16分音符の音長を基準に
して１小節単位の計数動作（16進カウンタ）を繰
返す。ROM３Ｂには例えば１小節単位のリズム
パターン、コードパターン、ベースパターン、ア
ルペジオパターン等が記憶され、またROM３Ｂ
から読出されたリズムパターンはリズム音源回路
５に供給されて指定された種類のリズム音源回路
を駆動し、リズム音源信号を出力させる。またコ
ードパターンはCPU３のチヤンネル割当て動作
によつて、例えばLSIチツプ４Ｂに供給され、そ
のコード音が時分割処理動作により作成される。
更にROM３Ｂから読出されたベースパターン、
アルペジオパターンは夫々、例えばLSIチツプ４
Ｃ内のチヤンネルを割当てられて送出され、その
ベース音、アルペジオ音が作成される。

LSIチツプ４Ａの各チヤンネルは例えば、メロ
デイ音の作成に割当てられる。そそしてLSIチツ
プ４Ａ〜４Ｃの各出力は対応するＤ／Ａ変換回路
６Ａ〜６Ｃを介しミキシング回路７に与えられ、
リズム音源回路５からのリズム音源信号と共にミ
キシングされ、次いでアンプ８を介してスピーカ
９に与えられ、放音される。

なお、CPU３は上記チヤンネル割当て動作に
伴つてLSIチツプ４Ａ〜４Ｃに対し夫々、チツプ
セレクト信号CS１〜CS３を出力する。而して
LSIチツプ４Ａ，４Ｂ，４Ｃは何れも第２図に示
す回路構成を有し、夫々同一構成となつている。
また各LSIチツプ４Ａ〜４Ｃからは上述したメロ
デイ音やコード音、ベース音、アルペジオ音を構
成する各楽音が、CPU３によつて指定された次
数の倍音を含む波形データとして出力する。

次に第２図を参照して上記LSIチツププ４Ａ〜
４Ｃの要部の具体的構成を説明する。上述したよ
うに各LSIチツプ４Ａ〜４Ｃは共にその構成が同
一であるから、いまLSIチツプ４Ａの構成を代表
して説明する。

LSIチツプ４Ａは４チヤンネルの時分割処理動
作が可能となつている。即ち、各チヤンネルは１
つの楽音に対応し、最大４楽音まで、換言すれば
４和音まで生成することが、このLSIチツプ４Ａ
べか可能である。したがつて後述する周波数情報
レジスタ等の各種シフトレジスタは４チヤンネル
に対応する４段のシフト段を有している。ただし
後述するように、エンベロープ情報レジスタは20
段のシフト段を有する。

鍵盤上の操作キーの音階に応じてCPU１が出
力し、LSIチツプ４Ａに入力される上記操作キー
の周波数情報はゲート回路１１を介して周波数情
報レジスタ１２に与えられる。この周波数情報レ
ジスタ１２は容量20ビツトのシフトレジスタ４本
をカスケード接続してなり、またクロツクφ₁₀（第
３図参照）により駆動されてシフト動作を行う。
周波数情報レジスタ１２の４段目のシフトレジス
タから出力する周波数情報は加算器１３に与えら
れるほかに、ゲート回路１４を介し周波数情報レ
ジスタ１２の１段目のシフトレジスタに与えら
れ、帰還される。この場合、上記ゲート回路１１
にはCPU１からの制御信号INが直接印加されて
おり、またゲート回路１４には上記制御信号IN
がインバータ１５を介し印加されており、夫々、
開閉制御される。而して制御信号INは、操作キ
ーが、あるチヤンネルに割当てられるとき該チヤ
ンネルのタイミングにて２値論理レベルの“１”
信号として出力される信号であり、このとき開成
されるゲート回路１１を介し上記操作キーに対す
る周波数情報が周波数情報レジスタ１２の１段目
に入力される。一方、このときゲート回路１４は
閉成されており、したがつて周波数情報レジスタ
１２の４段からの帰還データは阻止される。そし
て以後は上記操作キーがオフされ、チヤンネル解
除となるまでの間、該チヤンネルのタイミングで
は制御信号INは“０”信号として出力され、こ
の結果、ゲート回路１４が開成して上記操作キー
の周波数情報が帰還され、循環保持されるように
なつている。

加算器１３は周波数情報レジスタ１２からの周
波数情報と、位相情報レジスタ１６から帰還され
る位相情報（位相アドレス）とを加算し、その結
果、あらたな位相情報を出力して位相情報レジス
タ１６に与える。位相情報レジスタ１６は容量20
ビツトのシフトレジスタ４本をカスケード接続し
てなり、またクロツクφ₁₀により駆動される。そ
して位相情報レジスタ１６の４段目から出力する
位相情報は乗算部１７へ印加される。即ち、上記
加算器１３および位相情報レジスタ１６は、上記
周波数情報を累算して位相アドレスafを得る回路
である。

乗算部１７はCRU１の制御に基づく信号XS₀、
XS₁、XQ、YO、YS₂、YQが入力されている。
茲で、信号XS₀、XS₁、XQは夫々、乗算部１７
内のアダーのＸ入力端子に、上記位相アドレス
af、位相アドレスafの２倍のデータ、前回の演算
結果が夫々入力されるようにするゲート制御信号
である。一方、信号YO、YS₂、YQは夫々、上記
アダーのＹ入力端子に、データＯ、位相アドレス
afの４倍のデータ、前回の演算結果が夫々入力さ
れるようにするゲート制御信号である。そして乗
算部１７の出力データは加算器１８の第１入力端
子に印加される。なお、上記乗算部１７の出力デ
ータ（12ビツトデータ）のうち最上位ビツトは符
号を表わすSIGNビツトであり、排他的オアゲー
ト１９を介し加算器１８へ印加される。また加算
器１８の第２入力端子には排他的オアゲート２０
₁₀〜２０₀を夫々介し、エンベロロープデータ
（11ビツトデータ）が印加される。

即ち、加算器２１にはゲート回路２２を介して
エンベロープ値が印加される。このエンベロープ
値は、予め外部スイツチによつて設定されている
ADSR（アタツク、デイケイ、サステイン、リリ
ース）情報にもとづき、演奏キーのオン、オフ操
作時にCPU１の制御によつて与えられるデータ
であり、ゲート回路２２にエンベロープクロツク
が印加され該ゲート回路２２が開成される都度、
加算器２１に印加される。

加算器２１には更に、エンベロープ情報レジス
タからのデータが帰還され印加されている。この
エンベロープ情報レジスタ２３は、容量７ビツト
のシフトレジスタ２０本をカスケード接続してな
つており、またクロツクφ₂（第３図参照）により
駆動される。そして加算器２１に上記エンベロー
プ値としてエンベロープ情報レジスタ２３の出力
データとを加算し、あらたなエンベロープ情報
（エンベロープの現在値）を作成し、エンベロー
プ情報レジスタ２３へ与える。またエンベロープ
情報レジスタ２３の出力データ、即ち、上記エン
ベロープ情報は指数変換回路２４にも与えられ
る。この指数変換回路２４は、エンベロープ波形
のアタツク部が上に凸の曲線、デイケイ部が下に
凸の曲線、リリース部が下に凸の曲線であるよう
な理想的なエンベロープ波形となるように、上記
エンベロープ情情報を指数関数的な変化を示すデ
ータに変換するための回路であり、例えば本出願
人が既に出願した特許出願（特願昭56―36595号）
を利用することができる。そして指数関数変換回
路２４から出力するエンベロープデータは上記排
他的オアゲート２０₁₀〜２０₀を介し加算器１８
へ与えられる。

上記排他的オアゲート１９および排他的オアゲ
ート２０₁₀〜２０₀の各地端は、第３図に示す如
く、システムクロツクφ₁の出力ごとに、“１”レ
ベルと“０”レベルとを交互に繰返す信号Ｓが印
加されている。また加算器１８のキヤリー入力端
子Cinにも上記信号Ｓが印加されている。

したがつて、信号Ｓが“０”レベルのときに
は、加算器１８は第１入力端子への入力データと
第２入力端子への入力データとを加算し、その結
果データを正弦波ROM部２５へアドレスデータ
として与える。一方、信号Ｓが“１”レベルのと
きには、加算器１８は、乗算部１７からのデータ
のうちSIGNビツトのレベルのみを反転したデー
タと、指数関数変換回路２４からのエンベロープ
データを２の補数表現により表わしたデータとを
加算し、その結果データを正弦波ROM部２５へ
与える。しかして、この信号Ｓが“１”のときに
読出されるサイン波は上記信号Ｓが“０”レベル
のとき読出されるサイン波とその周波数が同一
で、また位相シフト量が同じ大きさでシフト方向
が逆の関係にあり、更に符号の正、負が逆となる
サイン波となつている。

上記正弦波ROM部２５には、2ⁿ（ｎは正の整
数、例えば今の場合ｎ＝2¹²）のサンプル点に分
割して正弦波の振幅値が記憶されている。そして
この正弦波ORM部２５から読出された振幅値デ
ータは累算器２６に与えられ、システムクロツク
φ₁の出力ごとに累算される。そしてこの累算器
２６の累算値データはクロツクφ₄₀（第３図参照）
の出力時にラツチ２７にラツチされ、次いで上記
Ｄ／Ａ変換回路６Ａに与えられる。なお、この累
算器２６はクロツクφ₄₀のタイミングでその内容
がクリアされる。而して上記ラツチ２７へラツチ
された累算値データは最大40個の正弦波を累算し
た値となつている。また第３図において、タイミ
ングPO、Ｐ１、Ｐ２、Ｐ３は夫々、周波数情報
レジスタ１２、位相情報レジスタ１６がクロツク
φ₁₀の出力毎に時分割動作を行う各チヤンネルの
タイミングを示している。またタイミングTO、
Ｔ１、Ｔ２、Ｔ３、Ｔ４は夫々、上記各タイミン
グＰ０〜Ｐ３夫々において、クロツクφ₂の出力
毎に更に実行される時分割動作のタイミングを示
している。

LSIチツプ４Ａの上記構成によつてLSIチツプ
４Ａは４チヤンネルの時分割処理動作を行い、最
大４楽音まで同時生成する。他のLSIチツプ４
Ｂ，４Ｃについても全く同様であり、而して各
LSIチツプ４Ａ〜４Ｃの詳細については、本出願
人の提案した特許出願（特願昭56―130875、発明
の名称：電子楽器）に開示されている。次に第４
図ないし第６図を参照して上記実施例の動作を説
明する。先ず、キーボード１のキー操作によりメ
ロデイ演奏のみを行うときには、切替スイツチ２
Ａを切替位置OFFに設定する。この場合、CPU
３はLSIチツプ４Ａ，４Ｂのみを選択してチツプ
セレクト信号CS１、CS２を夫々出力する。この
結果、キーボード１のキー操作によるメロデイ演
奏は、LSIチツプ４Ａの４チヤンネル（第１〜第
４チヤンネル）とLSIチツプ４Ｂの４チヤンネル
（第１〜第４チヤンネル）、即ち、最大８チヤンネ
ルの楽音生成回路がCPU３のチヤンネル制御下
に形成されることにより実行され、最大８個の楽
音がメロデイ音として作成放音される。第４図の
OFFモードと、第5A図には上述したチヤンネル
割当ての状態を概念的に示している。したがつて
この場合にはLSIチツプ４Ｃは使用されない。ま
た所望のリズムを指定しておけば、テンポカウン
タ３Ａのアドレス制御下にROM３Ｂからリズム
パターンが１小節単位で読出されてリズム音源回
路５に与えられ、そのリズム音が作成され、上記
メロデイ音と共に放音される。このリズム音の生
成に関しては後述の他のモードにおいても同様で
ある。

次にキーボード１による上記メロデイ演奏と共
にコードとベースの自動演奏（オートコード、オ
ートベース）を行う場合を説明すると、切替スイ
ツチ２Ａを切替位置FING、またはONE FING.
に設定し、且つ切替スイツチ２Ｂを切替位置
CCONT.またはRHYTHM.に設定しておく。こ
のときCPU３はLSIチツプ４Ａ〜４Ｃに対し
夫々、チツプセレクト信号CS１、CS２、CS３を
出力し、当該楽音を割当て制御する。この結果、
キーボード１によるメロデイ演奏はCPU３のチ
ヤンネル制御下にLSIチツプ４Ａの４チヤンネル
（第１〜第４チヤンネル）を割当てられて最大４
個の楽音がメロデイ音として生成される。またオ
ートコード演奏はLSIチツプ４Ｂの４チヤンネル
（第１〜第４チヤンネル）を割当てられて最大４
個の楽音がオートコード音として生成される。更
にオートベース演奏はLSIチツプ４Ｃの１チヤン
ネル（第１チヤンネル）のみを割当てられて１音
のみがオートベース音として作成される。第４図
のCONT.、RHYTHMモードおよび第５Ｂ図は
このチヤンネル割当ての状態を概念的に示してい
る。そしてこの場合、オートコード音はキーボー
ド１の伴奏キーの所定操作にしたがつてROM３
Ｂからコードパターンが読出され、LSIチツプ４
Ｂに与えられて作成される。またオートベース音
はROM３Ｂからベースパターンが読出され、
LSIチツプ４Ｃに与えられて作成される。而して
ROM３Ｂは１個のテンポカウンタ３Ａによりア
ドレス制御されるから、生成されるオートコード
音、オートベース音、またリズム音は共に同一テ
ンポにて同期をとつたものとなつている。

次にキーボード１によるメロデイ演奏、また上
記オートコード、オートベースの各自動演奏と共
にアルペジオ演奏をも行う場合を説明すると、切
替スイツチ２Ａを切替位置FING.またはONE
FING.に設定し、また切替スイツチ２Ｂを切替位
置ARPEGGIOに設定する。このときのチヤンネ
ル割当ての状態は第４図のARPEGGIOモードお
よび第５Ｃ図に示す通りであり、即ち、上述した
メロデイ演奏、オートコード、オートベースの各
演奏時のチヤンネル割当て状態に加えて更に、
LSIチツプ４Ｃの第２チヤンネルにアルペジオ演
奏が割当てられる。そしてROM３Ｂからアルペ
ジオパターンが上記リズムパターン、コードパタ
ーン、ベースパターン等と同期して読出され、
LSIチツプ４Ｃの第２チヤンネルに送出され、ア
ルペジオ音が生成される。第６Ａ図、第６Ｂ図に
はＣメジヤーコードの場合のアルペジオ音とオー
トベース音の一例を示している。このようにして
メロデイ演奏と同時にオートコード、オートベー
ス、アルペジオの各自動演奏がCPU３のチヤン
ネル制御下に実行される。

なお、上記実施例では時分割処理方式により楽
音生成を行うLSIチツプの数を３としたが、この
数は複数の時分割処理チヤンネルが形成される限
り任意であり、１チツプ化することも可能であ
る。またメロデイ演奏と、オートコード、オート
ベース、アルペジオ等の自動演奏のチヤンネル割
当ての状態は上記実施例に限らず任意であり、し
たがつて自動伴奏の伴奏形態は任意であつてよ
い。更に生成されるコード、ベース、アルペジオ
の各パターンも上記実施例に限らず任意である。

この発明は以上説明したように、複数キーを有
し、このキーにてメロデイ及び伴奏の演奏を行う
ことが可能なキーボードと、複数の時分割処理チ
ヤンネルを有し、この複数の時分割処理チヤンネ
ルで共用される波形メモリから指定する音高の楽
音波形信号を時分割的に読出すことによつて複数
の楽音信号を時分割的に発生する楽音信号発生手
段と、この楽音信号発生手段の各時分割処理チヤ
ンネルに対応して設けられ、各時分割処理チヤン
ネルにおいて発生する楽音信号を指定する指定情
報を記憶すると共に、上記各時分割処理チヤンネ
ルの時分割処理時間毎に当該指定情報を上記楽音
信号発生手段に対し送出して対応する楽音信号を
発生させる書替可能な記憶手段と、この楽音信号
発生手段から発生される楽音信号を用いて演奏音
を得る演奏形態を選択するとともに、上記伴奏と
してコード、ベース、アルベジオの少なくともひ
とつを選択する手動スイツチ手段と、上記キーボ
ードのキー操作に従つて決定されるメロデイ及び
伴奏に応じた楽音を、上記手動スイツチ手段にて
選択される演奏形態に応じて、上記複数の時分割
処理チヤンネルのうちの異なる時分割処理チヤン
ネルに割当てて、当該楽音信号を発生させるよう
にするために、上記メロデイ及び伴奏を構成する
楽音を指定する指定情報を、上記記憶手段に、上
記演奏形態に応じて入力設定し、上記各時分割処
理チヤンネルの時分割処理時間毎に、予め割り当
てた上記指定情報を上記楽音信号発生手段に対し
て送出して上記メロデイ及び伴奏を得るようにし
たチヤンネル制御手段と、を具備した電子楽器を
提供したから、簡単な回路構成によつて楽音を複
数同時に発生することが可能となり、特に、演奏
形態に応じたメロデイ音及び伴奏音を簡単に得ら
れ、その場合のチヤンネル割当ても、楽音を指定
情報を書替可能な記憶手段にチヤンネル毎に割当
てることで達成でき楽音発生制御も容易となると
いう利点がある。

【図面の簡単な説明】

第１図はこの発明の一実施例の電子楽器の回路
構成図、第２図はLSIチツプ４Ａの詳細回路図、
第３図はLSIチツプ４Ａの時分割処理動作を説明
するタイミングチヤート、第４図、第５図は共に
メロデイ音と伴奏音のチヤンネル割当の状態を一
例として示す図、第６図はアルペジオとベースの
各伴奏音の一例を説明する図である。１……キーボード、２Ａ，２Ｂ……切替スイツ
チ、３……CPU、３Ａ……テンポカウンタ、３
Ｂ……ROM、４Ａ，４Ｂ、４Ｃ……LSIチツプ、
５……リズム音源回路、７……ミキシング回路、
９……スピーカ、１２……周波数情報レジスタ、
１３……加算器、１６……位相情報レジスタ、１
７……乗算部、１８……加算器、２１……加算
器、２３……エンベロープ情報レジスタ、２４…
…指数関数変換回路、２５……正弦波ROM、２
６……累算器、２７……ラツチ。

Claims

【特許請求の範囲】１複数のキーを有し、このキーにてメロデイ及
び伴奏の演奏を行うことが可能なキーボードと、複数の時分割処理チヤンネルを有し、この複数
の時分割処理チヤンネルで共用される波形メモリ
から指定する音高の楽音波形信号を時分割的に読
出すことによつて複数の楽音信号を時分割的に発
生する楽音信号発生手段と、この楽音信号発生手段の各時分割処理チヤンネ
ルに対応して設けられ、各時分割処理チヤンネル
において発生する楽音信号を指定する指定情報を
記憶すると共に、上記各時分割処理チヤンネルの
時分割処理時間毎に当該指定情報を上記楽音信号
発生手段に対し送出して対応する楽音信号を発生
させる書替可能な記憶手段と、この楽音信号発生手段から発生される楽音信号
を用いて演奏音を得る演奏形態を選択するととも
に、上記伴奏としてコード、ベース、アルペジオ
の少なくともひとつを選択する手動スイツチ手段
と、上記キーボードのキー操作に従つて決定される
メロデイ及び伴奏に応じた楽音を、上記手動スイ
ツチ手段にて選択される演奏形態に応じて、上記
複数の時分割処理チヤンネルのうちの異なる時分
割処理チヤンネルに割当てて、当該楽音信号を発
生させるようにするために、上記メロデイ及び伴
奏を構成する楽音を指定する指定情報を、上記記
憶手段に、上記演奏形態に応じて入力設定し、上
記各時分割処理チヤンネルの時分割処理時間毎
に、予め割り当てた上記指定情報を上記楽音信号
発生手段に対して送出して上記メロデイ及び伴奏
を得るようにしたチヤンネル制御手段と、を具備したことを特徴とする電子楽器。