JPH0160950B2 - - Google Patents

Info

Publication number
JPH0160950B2
JPH0160950B2 JP17050984A JP17050984A JPH0160950B2 JP H0160950 B2 JPH0160950 B2 JP H0160950B2 JP 17050984 A JP17050984 A JP 17050984A JP 17050984 A JP17050984 A JP 17050984A JP H0160950 B2 JPH0160950 B2 JP H0160950B2
Authority
JP
Japan
Prior art keywords
semiconductor device
layer
eutectic
connection contact
metal connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP17050984A
Other languages
English (en)
Other versions
JPS6074541A (ja
Inventor
Pieeru Roje Berunaaru
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of JPS6074541A publication Critical patent/JPS6074541A/ja
Publication of JPH0160950B2 publication Critical patent/JPH0160950B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/44—Conductive materials thereof
    • H10W20/4403—Conductive materials thereof based on metals, e.g. alloys, metal silicides
    • H10W20/4405—Conductive materials thereof based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H10W20/4407—Aluminium alloys
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00—Arrangements for protection of devices
    • H10W42/80—Arrangements for protection of devices protecting against overcurrent or overload, e.g. fuses or shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H85/00—Protective devices in which the current flows through a part of fusible material and this current is interrupted by displacement of the fusible material when this current becomes excessive
    • H01H85/02—Details
    • H01H85/0241—Structural association of a fuse and another component or apparatus
    • H01H2085/0275—Structural association with a printed circuit board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H85/00—Protective devices in which the current flows through a part of fusible material and this current is interrupted by displacement of the fusible material when this current becomes excessive
    • H01H85/02—Details
    • H01H85/0241—Structural association of a fuse and another component or apparatus
    • H01H2085/0283—Structural association with a semiconductor device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/923—Bond pads having multiple stacked layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/926—Multiple bond pads having different sizes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu

Landscapes

  • Die Bonding (AREA)
  • Fuses (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Bipolar Transistors (AREA)
  • Noodles (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】 本発明は、支持体上に融着により固着した半導
体本体を具える半導体装置、特にトランジスタ、
更に特に電力トランジスタであつて、半導体本体
の表面に過負荷から保護する手段を含む金属接続
接点領域を有する半導体装置に関するものであ
る。
熱伝導性の悪い材料、特にプラスチツク材料に
より囲まれたトランジスタにおいては熱消散の欠
除による問題が生じることが知られている。この
現象は特に、電流或いは電圧或いはエネルギーの
過負荷の影響により一般に２つのpn接合を破壊
し、これにより短絡を行なう電力トランジスタの
場合に等しいものとなる。
上述したトランジスタを調整装置（例えばモー
タの回転速度の調整装置、同期発電機の電圧の調
整装置、アンチロツクブレーキシステム）に用い
る場合には、短絡が生ぜしめられるという事実に
より調整制御をその最大状態に鎖錠してしまい、
これが悲劇的な状態となるおそれがある。
短絡は、何らかの過負荷中に半導体結晶、一般
に珪素の小表面積の領域が、半導体材料と表面に
堆積された接点表面の金属化層との間で共晶が形
成されるような温度に達するとトランジスタに生
じるということを実験により確かめた。この現象
は、特にプラスチツク材料で囲まれた半導体装置
においてそうであるように熱線がゆつくり流れる
につれて一層急速に且つ繁度の高いものとなる。
半導体結晶と金属化層との共晶をこのように局
部的に形成せしめる温度は、アルミニウムの金属
化層と珪素の接点との場合に約560℃であるとい
うことも実験により確かめた。
ヒユーズが形成されている集積回路、特にプロ
グラマブル（プログラミング可能な）メモリを有
する半導体装置は既に知られている。しかしこれ
らの半導体装置に関しては、使用されている手段
は共晶のこの不所望な形成によつて生じる問題を
解決するのに適していない。
集積回路の形態のプログラマブルメモリの場合
には、電流或いはエネルギーが所定の比較的高い
値である際に可溶性の素子を選択的に破壊させる
必要があり、従つて極めて抵抗性であり極めて高
い温度、一般に1000℃よりも著しく高い温度で溶
融する材料を使用する必要がある。
これに対し、本発明は融点が共晶の形成温度に
適合した可溶性素子を適切な領域に形成するとい
う考えに基づいて成したものである。
本発明は、支持体を有しトランジスタとするの
が好ましい半導体装置であつて、前記支持体上に
は半導体本体が融着されており、該半導体本体の
表面上には過負荷から保護する手段を含む金属接
続接点領域が設けられている半導体装置におい
て、前記金属接続接点領域の少くとも１つが前記
半導体本体とで共晶を形成しやすい材料を有して
おり、この金属接続接点領域をこの材料の合金か
ら造り、この金属接続接点領域が、前記の共晶の
形成温度よりも低く前記の半導体本体をその支持
体上に融着する温度よりも高い温度の融点を有す
るようにしたことを特徴とする。
従つて本発明の目的は、珪素より成る半導体本
体上にアルミニウムより成る接点層を設ける場合
に、共晶Al−Siの形成温度である560℃よりも低
い温度で溶融する一種の金属層を利用し、半導体
結晶すなわち半導体本体をその支持体上に満足に
装着しうるようにするとともに、接続導線を完全
に導電状態に維持する必要があるという条件でこ
れら接続導線を接続接点領域上に固着せしめうる
ようにすることにある。
本発明の好適例によれば、共晶アルミニウム−
ゲルマニウムの層を前記の合金として選択する。
この場合、その特性に合致するようにマグネシウ
ムやアンチモンを加えることができる。
共晶AlGeは420℃程度の融点を有し、この融点
は、殆んどの場合珪素より成る半導体本体をその
支持体上に融着しうるのに充分高いも、この層内
に形成された接続接点領域の点で金属が溶融し、
半導体本体の内部で短絡が生じる前に回路が遮断
する程度に充分低いものである。
本発明によれば短絡によらずに回路が遮断する
ことによりトランジスタ回路が破壊する為、前述
した電気現象が大となるおそれを無くし、従つて
トランジスタの付近の素子をも保護する。
必要に応じ、接続接点領域を得る作用をする金
属層にこの金属層よりも薄い厚さの純粋アルミニ
ウムの層を被覆し、これにより接点と接続導線の
固着領域との高信頼性を保証するとともに、導電
性および熱伝導性の双方またはいずれか一方を改
善するようにする。更に上記の金属層の下側に厚
さが薄い純粋アルミニウムの下側層を設けること
によりこの金属層を基板に良好に被着せしめうる
ようにする。
図面につき本発明を説明する。
第１ａ図を参照するに、半導体本体１２を層１
３により支持体１１上に融着する。
支持体１１はニツケルを被覆した銅から造る。
前記の融着を行なう前に、珪素より成る半導体本
体１２の下側表面に金属２１を被覆する。この半
導体本体１２を約400℃の温度で支持体１１上に
設けると、共晶Al−Siが形成されることにより
融着層１３が得られる。実際には、共晶Au−Si
は370℃で形成されることが知られている。
第１ａ図に示すように半導体本体１２の上側表
面上に堆積した酸化物層１４には窓１５を形成す
る。この窓内には金属層１６を堆積し、この金属
層１６上には接続線１７を固着する。
金属層１６がアルミニウムより成り、半導体本
体１２が珪素より成る場合には、温度が560℃に
達するか或いは局部的にそれを越える場合に共晶
Al−Siが形成されやすい。層１６のアルミニウ
ムは半導体本体１２の珪素中に拡散し、短絡を生
ぜしめる。
本発明によれば、金属層１６に常にアルミニウ
ムを含ませるも、560℃よりも低い温度でこの層
が溶融するようにする。
この場合、加熱すると（第２図参照）、驚いた
ことに、層１６が接続線１７と接触している領域
から液状で排除され、この領域の周りで固化して
リング２０を形成するということを確かめた。従
つて、接続線１７は半導体本体１２の表面からあ
る距離だけ離間され、トランジスタはもはや短絡
によらずオーム抵抗接点の遮断により破壊され
る。
層１６は55重量％のGeの組成を有する共晶Al
−Geから造るのが好ましく、その溶融温度は423
℃である為、共晶Al−Siの形成温度（560℃）よ
りも著しく低い。
しかしこの温度は、半導体本体１２が後に共晶
Au−Siの形成により支持体１１上に融着される
温度（約370℃）よりも高い。
約３〜6μｍの厚さのAl−Geの層１６は、２つ
の個別の蒸着源、すなわちGe源およびAl源を有
する真空室内でこれら蒸着源の各々を電子銃によ
り加熱する蒸着により堆積せしめることができ
る。各電子銃の電流により蒸着速度を制御する。
従つて、２つの電子銃を適当な蒸着速度で作動さ
せることにより、共晶の化学量論が得られる。蒸
着中は、基板１２を150℃〜300℃の温度、好まし
くは250℃に保持する。
また、約50〜100Åの厚さの純粋アルミニウム
より成る下側層２をも蒸着により堆積し、珪素よ
り成る半導体本体１２に対する層１６の被着力を
高め、接点の電気特性を改善するようにすること
もできる。この下側層２の厚さは層１６の厚さに
比べて薄くし、層１６の溶融温度を殆んど変えな
いようにする。
更に、層１６上には約20〜100Åの厚さの純粋
アルミニウムより成る上側層６を蒸着により堆積
し、これにより半導体装置の保管中層１６のゲル
マニウムが酸化するのを防止するとともに、ラツ
カー層が良好に固着する為に層１６のいかなる写
真食刻処理をも容易となるようにするのが有利で
ある。
上側層６は上述したのと同じ理由で層１６に比
べて薄くする。
層１６を形成するには他の材料、例えば95重量
％の亜鉛を有し、溶融温度が382℃である共晶Al
−Zn或いは67.8重量％のマグネシウムを有し、溶
融温度が437℃である共晶Al−Mgを用いること
ができる。
更に、合金Al−Geに所定量のZn或いはMgを
添加し、適切な溶融温度を有する共晶を形成する
ことにより三元化合物を得ることができる。
第３図によれば、半導体本体１２はトランジス
タのコレクタを形成するｎ型の層２２と、ベース
領域を形成するｐ型の領域２３と、エミツタ領域
を形成するｎ型の領域３０とを有する。
多量にドーピングしたp+型の平行六面体或い
はリングの形態の領域２６によりエミツタ領域３
０を囲み、ベース接点導線２７が上側面に固着さ
れている金属層３４とベース領域２３との間にベ
ース接点領域を形成するようにする。
エミツタ領域３０は多量にドーピングしたn+
型の中央区域３１を有し、この中央区域３１の上
に金属層３６を堆積し、この金属層３６の上にエ
ミツタ接点導線２７を固着する。
本発明によれば金属層３４および３６の一方或
いは他方に例えばSiより成る半導体本体１２と共
晶を形成しやすい元素、例えばAlを含む場合に
は、この金属層を、上記の協商の形成温度よりも
低く支持体１１上への半導体本体１２の融着温度
よりも高い温度の融点を有するように形成する。
本発明はバイポーラトランジスタ以外の他の半
導体装置、例えば絶縁ゲート電界効果トランジス
タ、サイリスタ等に用いても有利であること明ら
かである。
【図面の簡単な説明】
第１ａおよび２図はそれぞれ溶融前および溶融
後の金属領域を示す本発明半導体装置の細部を表
わす断面図、第１ｂ図は第１ａ図の変形例を示す
断面図、第３図は本発明によるトランジスタを示
す断面図である。 ２……下側層、６……上側層、１１……支持
体、１２……半導体本体、１３……融着層、１４
……酸化物層、１５……窓、１６，３４，３６…
…金属層、１７……接続線、２０……リング、２
２……ｎ型層（コレクタ）、２３……ｐ型領域
（ベース領域）、２６……p+領域（ベース接点領
域）、２７……エミツタ接点導線、３０……ｎ型
領域（エミツタ領域）、３１……中央区域、３７
……ベース接点導線。

Claims (1)

  1. 【特許請求の範囲】 １ 支持体１１を有しトランジスタとするのが好
    ましい半導体装置であつて、前記支持体上には半
    導体本体１２が融着されており、該半導体本体の
    表面上には過負荷から保護する手段を含む金属接
    続接点領域１６，３４，３６が設けられている半
    導体装置において、前記金属接続接点領域の少く
    とも１つが前記半導体本体とで共晶を形成しやす
    い材料を有しており、この金属接続接点領域をこ
    の材料の合金から造り、この金属接続接点領域
    が、前記の共晶の形成温度よりも低く前記の半導
    体本体１２をその支持体１１上に融着する温度よ
    りも高い温度の融点を有するようにしたことを特
    徴とする半導体装置。 ２ 特許請求の範囲１記載の半導体装置におい
    て、前記の合金を共晶アルミニウム−ゲルマニウ
    ムとしたことを特徴とする半導体装置。 ３ 特許請求の範囲２記載の半導体装置におい
    て、前記の合金はマグネシウムおよびアンチモン
    を有する群の少くとも１つの元素をも含んでいる
    ことを特徴とする半導体装置。 ４ 特許請求の範囲１記載の半導体装置におい
    て、前記の合金を共晶アルミニウム−亜鉛とした
    ことを特徴とする半導体装置。 ５ 特許請求の範囲１記載の半導体装置におい
    て、前記の合金を共晶アルミニウム−マグネシウ
    ムとしたことを特徴とする半導体装置。 ６ 特許請求の範囲１〜５のいずれか１つに記載
    の半導体装置において、少くとも前記の１つの金
    属接続接点領域１６が該金属接続接点領域の厚さ
    よりも薄いアルミニウムより成る下側層を具えて
    いることを特徴とする半導体装置。 ７ 特許請求の範囲１〜６のいずれか１つに記載
    の半導体装置において、少くとも前記の１つの金
    属接続接点領域が該金属接続接点領域の厚さより
    も薄いアルミニウムより成る層６で被覆されてい
    ることを特徴とする半導体装置。 ８ 特許請求の範囲１〜７のいずれか１つに記載
    の半導体装置において、この半導体装置を電力ト
    ランジスタ型としたことを特徴とする半導体装
    置。
JP59170509A 1983-08-17 1984-08-17 半導体装置 Granted JPS6074541A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8313372 1983-08-17
FR8313372A FR2550886B1 (fr) 1983-08-17 1983-08-17 Procede de realisation de transistors de puissance incluant des moyens de protection contre les surcharges et dispositifs ainsi obtenus

Publications (2)

Publication Number Publication Date
JPS6074541A JPS6074541A (ja) 1985-04-26
JPH0160950B2 true JPH0160950B2 (ja) 1989-12-26

Family

ID=9291651

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59170509A Granted JPS6074541A (ja) 1983-08-17 1984-08-17 半導体装置

Country Status (5)

Country Link
US (1) US4635091A (ja)
EP (1) EP0135230B1 (ja)
JP (1) JPS6074541A (ja)
DE (1) DE3467661D1 (ja)
FR (1) FR2550886B1 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4922366A (en) * 1988-05-12 1990-05-01 Transnational Energy Systems, Inc., Dba Tesco Meltable conductor to be used in series with voltage suppressors
US5260604A (en) * 1988-09-27 1993-11-09 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with improved immunity to contact and conductor defects
US5047833A (en) * 1990-10-17 1991-09-10 International Rectifier Corporation Solderable front metal contact for MOS devices
JP2944840B2 (ja) * 1993-03-12 1999-09-06 株式会社日立製作所 電力用半導体装置
US5477409A (en) * 1993-11-24 1995-12-19 Vlsi Technology Inc. Fusion heat sink for integrated circuit
US5488535A (en) * 1994-01-26 1996-01-30 Illinois Tool Works Inc. Arc suppressor for sidactors
US5424901A (en) * 1994-01-26 1995-06-13 Illinois Tool Works Inc. Sidactor fail-safe device
US5708291A (en) 1995-09-29 1998-01-13 Intel Corporation Silicide agglomeration fuse device
US6337507B1 (en) * 1995-09-29 2002-01-08 Intel Corporation Silicide agglomeration fuse device with notches to enhance programmability
JP3352360B2 (ja) * 1996-07-19 2002-12-03 シャープ株式会社 電力制御素子
US6288437B1 (en) * 1999-02-26 2001-09-11 Micron Technology, Inc. Antifuse structures methods and applications
DE19936112A1 (de) * 1999-07-31 2001-02-01 Mannesmann Vdo Ag Halbleiterschalter
US6166421A (en) * 1999-08-18 2000-12-26 National Semiconductor Corporation Polysilicon fuse that provides an open current path when programmed without exposing the fuse to the environment
DE10334433B4 (de) * 2003-07-28 2009-10-22 Infineon Technologies Ag Vorrichtung zur Unterbrechung des Stromflusses zu einem oder von einem Halbleiterkörper eines Halbleiterbauelements
DE102006009236A1 (de) * 2006-02-28 2007-09-06 Infineon Technologies Ag Vorrichtung und Verfahren zur temperaturunterbrechenden Absicherung eines elektrischen Bauelements
KR100976650B1 (ko) * 2007-12-07 2010-08-18 주식회사 케이이씨 다이 본딩 구조 및 그 방법
US8319596B2 (en) * 2009-05-20 2012-11-27 GM Global Technology Operations LLC Active material circuit protector
US8816390B2 (en) 2012-01-30 2014-08-26 Infineon Technologies Ag System and method for an electronic package with a fail-open mechanism
US9082737B2 (en) 2012-11-15 2015-07-14 Infineon Technologies Ag System and method for an electronic package with a fail-open mechanism

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3461462A (en) * 1965-12-02 1969-08-12 United Aircraft Corp Method for bonding silicon semiconductor devices
FR2230078B1 (ja) * 1973-05-18 1977-07-29 Radiotechnique Compelec
US3925808A (en) * 1974-08-08 1975-12-09 Westinghouse Electric Corp Silicon semiconductor device with stress-free electrodes
DE2649773A1 (de) * 1976-10-29 1978-05-11 Bosch Gmbh Robert Halbleiteranordnung
US4392010A (en) * 1979-01-16 1983-07-05 Solarex Corporation Photovoltaic cells having contacts and method of applying same

Also Published As

Publication number Publication date
US4635091A (en) 1987-01-06
JPS6074541A (ja) 1985-04-26
EP0135230B1 (fr) 1987-11-19
DE3467661D1 (en) 1987-12-23
EP0135230A1 (fr) 1985-03-27
FR2550886A1 (fr) 1985-02-22
FR2550886B1 (fr) 1986-10-24

Similar Documents

Publication Publication Date Title
JPH0160950B2 (ja)
US3667008A (en) Semiconductor device employing two-metal contact and polycrystalline isolation means
US5485032A (en) Antifuse element with electrical or optical programming
KR100339179B1 (ko) 상호 접속 구조 및 그 형성 방법
US4912543A (en) Integrated semiconductor circuit having an external contacting track level consisting of aluminum or of an aluminum alloy
JPS62287641A (ja) 半導体装置
JPS6120315A (ja) 半導体装置基板
US3614547A (en) Tungsten barrier electrical connection
JPS6261358A (ja) 半導体装置
US3665594A (en) Method of joining a body of semiconductor material to a contact or support member
US3537174A (en) Process for forming tungsten barrier electrical connection
US6818991B1 (en) Copper-alloy interconnection layer
US2903629A (en) Encapsulated semiconductor assembly
JPH02239665A (ja) 半導体装置の製造方法
JP2538881B2 (ja) 半導体装置の製造方法
JPS6262056B2 (ja)
US3877061A (en) Semiconductor component with mixed aluminum silver electrode
JPH0448854B2 (ja)
JP2601020B2 (ja) 半導体装置及びその製造方法
JP2658568B2 (ja) 半導体装置及びその製造方法
JPH0448855B2 (ja)
JPS6231156A (ja) 半導体装置及びその製造方法
KR930003841B1 (ko) 메탈 리큐드의 홀 필링을 이용한 집적회로의 배선 형성방법
JPS5833833A (ja) 半導体装置の電極形成法
JPS62298168A (ja) 半導体装置