JPH01781A - 半導体結合型超伝導回路装置及びその製造方法 - Google Patents

半導体結合型超伝導回路装置及びその製造方法

Info

Publication number
JPH01781A
JPH01781A JP63-53967A JP5396788A JPH01781A JP H01781 A JPH01781 A JP H01781A JP 5396788 A JP5396788 A JP 5396788A JP H01781 A JPH01781 A JP H01781A
Authority
JP
Japan
Prior art keywords
superconducting
semiconductor layer
semiconductor
electrodes
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63-53967A
Other languages
English (en)
Other versions
JPS64781A (en
Inventor
一郎 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63053967A priority Critical patent/JPS64781A/ja
Priority claimed from JP63053967A external-priority patent/JPS64781A/ja
Publication of JPH01781A publication Critical patent/JPH01781A/ja
Publication of JPS64781A publication Critical patent/JPS64781A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体結合型超伝導回路装置及びその製造方法
に関し、特に半導体結合型超伝導回路装置の超伝導電極
の半導体結合部の構造及びその製造方法に関する。
〔従来の技術及び発明が解決しようとする課題〕超伝導
素子を集積回路(IC)等に適用するためには、優れた
電流制御特性が得られる3端子構造を開発する必要があ
る。かかる3端子の超伝導素子として、ゲー)%E圧で
超伝導電流を制御する半導体結合型超伝導トランジスタ
が提案されている。
このケート制御型超伝導トランジスタはツース、ドレイ
ン電極として用いられる2つの超伝導電極から半導体内
へしみ出した超伝導電子(クーパ対:Cooper p
airs)の波動関数の重なり程度をゲート電圧により
制御することにより、ソース。
ドレイン間に流れる超伝導電流を制御する素子である。
半導体内へしみ出しん超伝導電子の波動関数の振幅(オ
ーダパラメータ:o’rder  parameter
)が所定の値(例えば1/e)となるのに要する空間距
離はコヒーレンス長(coherence longg
h)と呼ばれる。このコヒーレンス長が長い程超伝導電
子の波動関数の重なり程度が大きくなり、超伝導電流が
大きくなる。コヒーレンス長ξとキャリア濃度nとはξ
Oe H”’の関係を有しているから、ゲート電圧を変
化させてキャリア濃度を変化させることにより超伝導電
子のコヒーレンス長を変化させることができる。このよ
うにして、ゲート電圧を変化させることによってソース
とドレイン間に流れる超伝導電流が制御される。
従来の半導体結合型超伝導回路装置の一例としては、例
えば雑誌「アイ・イー・イー・イー・エレクトロンデバ
イスレター(IEEE Electoron Devi
ceLetters)JED L −6巻、6月 19
85,297頁に述べられたものがある。第10図に示
すようにこの従来例においては、ゲート電極101がゲ
ート絶縁膜102をはさんでシリコン基板103の超伝
導電極104側と反対側に設けられていた。
かかる構造では、ゲート電圧を変化させ、シリコン基板
103のキャリア濃度を変化させることにより、超伝導
電極104からシリコン基板103内にしみ出した超伝
導電子のコヒーレンス長に有効な影響を与えるためには
、ゲート電極101上のシリコン基板103の厚さを約
1100nに、伝導トランジスタの動作特性を均一にす
るためには、シリコン基板103やゲート絶縁膜102
の膜厚を均一にする必要があった。しかしながら、この
ように非常に薄いシリコン基板103やゲート絶縁膜1
02をICチップ内で、膜厚、膜質の均一性がよく、し
かもピンホール等の欠陥のない状態で形成するのは非常
に困難であった。さらに、このような非常に薄い領域は
機械的強度も弱く信頼性が低いものであった。また、超
伝導電極104はArを用いたイオンエツチング法によ
り形成されているが、かかる方法によれば、超伝導電極
104間に露出するシリコン基板103の表面の結晶性
がイオンによるスパッタリング現象や、イオンやスパッ
タ物の埋め込みによって劣化し、そのため伝導特性が劣
化するという欠点があった。
また、従来の半導体結合型超伝導回路装置の他の例とし
ては、例えば「アイ・デイ−・イー・エム(IDEM)
85予稿集J4−698頁に述べられている。
この従来例は、第11図に示すように、半導体基板11
1表面に埋め込まれた超伝導電極112間上にゲート酸
化膜113を介してゲート電極114が設けられていた
。この素子は半導体基板111の表面反転層の表面ポテ
ンシャルを感度良くゲート電圧で制御するものである為
にゲート酸化膜113の厚さを1100n程度の薄い、
高品質なゲート酸化膜とする必要があった。そして、I
Cチップ内で超伝導トランジスタの動作特性を均一にす
るためには、ゲート酸化膜113の膜厚を均一にする必
要があった。しかしながら、このように非常に薄いゲー
ト酸化膜113をICチップ内で半導体基板111と超
伝導電極112上に膜厚、膜質の均一性がよく、しかも
ピンホール等の欠陥のない状態で形成するのは、シリコ
ン等に用いる熱酸化の技法が用いられないので、非常に
困難であった。さらに、この従来例においてゲート酸化
膜113としてSiOを用いているが、このSiOは不
安定な化合物であるために、素子特性に変動を生じさせ
るおそれがあった。
〔課題を解決するための手段〕
本発明の目的は、ゲート電極の下に薄い半導体層や絶縁
膜を設ける必要がなく、素子特性が均一で、高歩留り、
高集積化を可能とした半導体結合型超伝導回路装置を提
供することにある。
さらに、本発明の他の目的は、超伝導電極間に露出する
半導体基板表面の結晶性を劣化させることのない半導体
結合型超伝導回路装置の製造方法を提供することにある
本発明によれば、一導電型の第1の半導体層と、□  
この第1の半導体層上に設けられた他の導電型の第2の
半導体層と、この第2の半導体層の表面に接してかつ互
いに離間して設けられた第1及び第2の超伝導電極を有
する半導体結合型超伝導回路装置が得られる。
さらに、本発明によれば一導電型の第1の半導体層の主
表面上に接してリフトオフ用の抜き型を形成する工程と
、この抜き型をドーピングマスクに用いて第1の半導体
層内に他の導電型の第2の半導体層を形成する工程と、
この第2の半導体層及び抜き型上に超伝導体膜を堆積し
た後、この抜き型を用いて超伝導体膜をリフトオフ法で
パターニングすることにより、第2の半導体層上に超伝
導体を選択的に設ける工程と、しかる後にこの超伝導体
膜が除去されて露出した第1の半導体層表面下に他の導
電型の第3の半導体層を形成する工程とを有する半導体
結合型超伝導回路装置の製造方法が得られる。
〔作用〕
本発明の半導体結合型超伝導回路装置においては、超伝
導電子が第1及び第2の超伝導電極から第2の半導体層
の表面にしみ出す。この第2の半導体層内にしみ出した
超伝導電子のコヒーレンス長(ξ)は半導体層内主表面
下のキャリア濃度(N)とξQCN 1ハの関係を有し
ている。従って、第2の半導体層内の表面近傍のキャリ
ア濃度Nを変化させる事により、コヒーレンス長ξが変
化し、超伝導電子対間の波動関数の重なり量に依存する
超伝導電流の大きさを制御する事ができる。
本発明においては、一導電型の第1の半導体層と他の導
電型の第2の半導体層との間に生じるpn接合間の逆方
向バイアス電圧を変化させる事によりpn接合間に生ず
るキャリア濃度N=0である空乏層の幅(W)を変化さ
せる。この空乏層はpn接合間に印加する逆方向バイア
ス電圧を増加させるに従って、PN接合面より第2の半
導体層の表面に向かって延びるので、第2の半導体層の
キャリア濃度Nが減少し、超伝導電子対のコヒーレンス
長が短くなり、超伝導電子対の波動関数の重なりが小さ
くなる。このようにして、第1及び第2の半導体層に印
加する逆方向バイアス電圧を制御することにより2つの
超伝導電極間に流れる超伝導電流を制御できる。
このように、本発明の半導体結合型超伝導回路装置は、
PN接合に生じる空乏層の幅で超伝導電流を制御するか
ら、通常の厚さの半導体基板を用いて表面にPN接合を
形成することにより容易に形成することができる。従っ
て極めて薄い半導体層や絶縁膜を設ける必要がなく、素
子特性が均一で、高歩留り、高集積が可能となる。
また、本発明の半導体結合型超伝導回路装置の製造方法
はリフトオフ抜き型を用いて、超伝導電極を形成するか
ら、超伝導電極を形成する際には、これらの電極間に露
出する半導体層表面の結晶性を損うこともなく、従って
超伝導素子の特性を劣化させることもない。
〔実施例〕
第1図は本発明の第1の実施例の半導体結合型超伝導回
路装置のm1面図である。n型シリコン基板11上に5
 X 10 ”atoms/ ailのポロン(B)を
注入したP空領域12が形成されている。第1の超伝導
電極13と第2の超伝導電極14はそれぞれ厚さ300
nmのニオブ膜が用いられている。
第1.第2の超伝導電極間(13−14)の距離は、2
00 nmであり、電極間直下のp属領域12の厚さは
200nmである。これら第1.第2の超伝導電極間(
13−14)を流れる超伝導電流は、n型基板11とp
属領域12の間に印加される逆方向電圧によって制御さ
れる。
第2図は本発明の第2の実施例を示す断面図である。リ
ンを3 X 10 ”atoms/cl含んだn型シリ
コン基板21に5 X 1020atoms/ cnf
のポロンを注入したP+領域22と5 、X 10 ”
atoms/adのポロンを注入したP−領域23が形
成されている。第1の超伝導電極24と第2の超伝導電
極25がそれぞれ厚さ300nmのニオブ膜を用いて、
P+領域22の表面に設けられている。第1.第2の超
伝導電極間の距離は、200nmでありP+領域22.
P−領域23.の厚さは200nmである。
前述したように、超伝導電極の下の半導体層のキャリア
濃度nと超伝導電子(Cooper pairs)のコ
ヒーレンス長ξとはξOe n”’の関係がある。
すなわち、キ・ヤリア濃度が高い程コヒーレンスが長く
なり、2つの超伝導電極間の距離を長くとることができ
る。従って半導体層のキャリア濃度を高くすれば、超伝
導電極のりソゲラフイエ程は容易となり、また、超伝導
電流も大きくすることができる。2つの超伝導電極間に
流れる超伝導電流は、pn接合面から表面に向かって延
びる空乏層の幅により制御され、そして、この空乏層の
幅は、キャリア濃度に反比例して延びる性質を持ってい
る。従って、超伝導電極の下の半導体層を一様に高濃度
にしたのでは、超伝導電極間の距離は比較的大きくとれ
るが、pn接合に印加する逆バイアス電圧に対する超伝
導電流の変化量が小さくなってしまう。
本実施例においては、超伝導電極24.25の下の半導
体層を高濃度のP+領域22としているから各超伝導電
極24.25から半導体層22にしみ出す超伝導電子の
コヒーレンス長は長くなり、2つの電極間の間隔を比較
的大きくとれ、また超伝導電流も大きくとれる。さらに
超伝導電極24.25間の半導体層を濃度の低いP−領
域23としているから、PN接合面より容易に空乏層を
表面に向かって延ばすことができ、超伝導電極間の超伝
導電流を容易に制御することができる。
従って本実施例のように超伝導電極の下の半導体層を高
濃度に、超伝導電極間の半導体層を低濃度にすることに
より、超伝導電極間の距離を大きくとれ、またこれらの
電極間に流れる超伝導電流を大きくとれるとともに、p
n接合に印加する逆バイアス電圧に対する超伝導電流の
変化量を大きくできる。
第3図は本発明の第3の実施例を示す断面図であり、第
4図は、斜視図である。リンを3X1017atoms
/crA含んだn型シリコン(111)基板31に5 
X 10 ”atoms/cuffのポロンを注入した
P+領域32と5 X 10 ”atoms/an!の
ポロンを注入したP−領域33が形成されている。第1
の超伝導電極34と第2の超伝導電極35がそれぞれ厚
さ300nmのニオブ膜を用いて、P+領域32の主表
面に設けられている。第1.第2の超伝導電極間の距離
は、200nmでありP+領域32の厚さは200nm
、P−領域33の厚さは1100nである。また、第4
図に示すように、n型シリコン基板31はVBO端子に
、第1の超伝導電極34はvs端子に、第2の超伝導電
極35はVnにそれぞれ接続されている。
超伝導電極34.35の下の高濃度のP+領域32の深
さを深くすれば、超伝導電極34.35の下の半導体層
にしみ出す超伝導電子の波動関数を半導体層のキャリア
濃度で決まるコヒーレンス長まで引き延ばすことができ
る。従って超伝導電極34.35の下の高濃度半導体層
32の厚さは、コヒーレンス長まで厚くすることが望ま
しい。なお、これ以上厚さを増しても、超伝導電子の波
動関数はコヒーレンス長以上に延びることはない。
超伝導電極34.35からしみ出す超伝導子の波動関数
の振幅(オーダパラメータ)は超伝導電極と半導体層と
の界面で一番大きく、この界面から離れるに従って小さ
くなる。従って、2つの超伝導電極34.35間の半導
体層33においても、超伝導電子の波動関数のオーダパ
ラメータは表面で一番大きく、深くなるに従って小さく
なる。すなわち、表面に流れる超伝導電流が一番大きく
、潔くなるに従って小さくなる。従って、pn接合に印
加する逆バイアス電圧に対する超伝導電流の変化量を大
きくし効率よく制御するには、超伝導電極間の半導体層
の厚さを薄くし、pn接合面を浅く形成すればよい。こ
のようにすることによって、表面に空乏層が達しやすく
なり、超伝導電流の制御性を高めることができる。さら
に超伝導電極34.35間の半導体層33の濃度を低く
することによって、超伝導電流の制御性をより高いもの
とできる。
本超伝導電極34,35の下の高濃度P1領域32の深
さをほぼ超伝導電子のコヒーレンス長に等しい200n
mとしているから、超伝導電極34.35からしみ出す
超伝導電子の波動関数を十分に引き延ばすことができ、
超伝導電極34゜35間の距離を大きくとれ、また超伝
導電流も大きくできる。また、超伝導電極34.35間
の半導体層33を1100nと薄くしているからpn接
合に印加する逆バイアス電圧に対する超伝導電流の変化
量を大きくできる。さらに、この半導体層33を低濃度
のP−領域としているからより効率的に超伝導電流を制
御できる。
第5図は第3図、第4図に示した半導体結合型超伝導回
路装置の4.2Kにおける超伝導電極34.35間の電
流−電圧特性を示したものである。超伝導電極の大きさ
は、それぞれ第4図においてL=1.0μm、W=3.
0μmである。ここでl vo lはn型シリコン基板
31とP−領域33との間に印加される逆バイアス電圧
l VBa  Vs l〜11mVまで変化させた。逆
バイアス電圧を印加することによって、超伝導電極34
.35間に流れる超伝導電流は減少している。また、ス
イッチングスピードは約lOピコ秒であった。
第6図(a)〜(d)は、第3図、第4図に示した第3
の実施例の半導体結合型超伝導回路装置の製造方法の主
な工程を示したものである。
まず、第6図(a)に示すように、リンを3×1017
atoms/ad含むn型基板41の表面上にポジ型電
子線レジストであるポリメチルメタアクリレート(po
ly−methyl−meta acrylate:P
MMA)を厚さ1μmに塗布する。次に、加速電圧20
KV。
ドーズ量2XIO−’クーロン/dの条件で、電子ビー
ムによりマスクを使用することなく直接に露光した。そ
の後現像を行なうことによりpn型基板31の表面上に
幅0.2μmのリフトオフ用抜き型36を形成する。
次に、第6図(b)に示すように、ポロン(B)をイオ
ン注入法によりドーピングし、表面濃度5×10 ”a
toms/ad 、深さ200 nmにP+領域32を
形成する。
しかる後、第6図(C)に示すように、ニオブ膜をスパ
ッタ法で300 nmの厚さに堆積し、次にアセトン中
でリフトオフを行いニオブ膜をパターニングし、第1の
超伝導電極34.第2の超伝導電極35を形成する。
その後、第6図(d)に示すように、イオン注入法によ
りポロンを表面濃度5 X 10 ”atoms/at
深さ1100nに注入し、P−領域33を形成する。
超伝導体にイオンを注入すると、結晶欠陥、損傷が発生
するために臨界温度が低下する。従って、超伝導電極3
4.35の厚さはイオン注入により形成される損傷層の
厚さよりも厚くすることが好ましい。そしてこのように
厚くすることにより、超伝導電極34.35とP+半導
体層32との界面特性も良好に保たれ、超電導電子のコ
ヒーレンス長が短くなることはない。
前述したように、超伝導電極34.35間の半導体層に
おいては、超伝導電流は表面が最も大きく深くなるに従
って小さくなる。このために、超伝導電極34.3’5
を形成する際には、超伝導電極34.35間に露出する
ことになる半導体層の表面になるべく損傷を与えないと
いうが方法が望まれる。従って、超伝導電極をRIE(
Reactiveton Eeching)法等により
加工するのは好ましい方法とはいえない。イオンにより
超伝導電極の成分が半導体層の裏面に埋め込まれ、伝導
特性を劣化させるからである。
本実施例のようにレジストを用いてリフトオフ法により
超伝導電極を形成すれば、リフトオフ時に半導体層の表
面に損傷を与えることはなく、半導体結合型超伝導回路
装置を形成する方法として非常に優れたものである。
さらに、−回のパターン転写工程により、超伝導電極と
、チャンネル領域が同時に自己整合で決定できる。その
結果、デバイスの微細加工精度が向上し、且つ製造工程
の簡便化を図る事ができる。
次に、超伝導電極に酸化物超伝導体を用いた第4の実施
例について第7図(a)〜(d)を用いて説明する。
まず、第7図(a)に示すように5 X 10 ”at
oms/dのリンを含むn型基板71の表面上にフォト
レジストを用いて幅0.1μmのリフトオフ用抜き型7
6を形成する。
次に、第7図(b)に示すように、ポロンをイオン注入
法によりドーピングし表面濃度5X1020atoms
/c%深さ200umにP+領域72を形成する。
次に、第7図(c)に示すように、圧力4X10−’P
aの真空下でイツトリウム、酸化バリウム、銅をそれぞ
れlnm/minの堆積速度で順次、電子銃を用いて蒸
着し、基板温度120℃のシリコン基板71上に膜厚1
μmのYIBa、Cu5or膜を堆積する。次に酸素I
Paの雰囲気中で、アルゴンレーザを照射した。アルゴ
ンレーザ照射の条件は出力IW、ビーム径40μm、走
査速度20nm/secとした結果、酸素注入と焼結が
同時に進行し、Y、Ba 2Cu 30&eの酸化物超
伝導体からなる超伝導電極74.75が形成できた。レ
ジスト部76の上部に堆積した酸化物超伝導体膜は、レ
ジスト76が酸素雰囲気中でのアルゴンレーザ照射によ
り除去されたと同時にリフトオフされた。その後第7図
(d)に示すように、イオン注入法によりポロンを表面
濃度5 X 10 ”atoms/cd、深さ10nm
に注入し、P−領域73を形成した。    。
第8図は、このようにして形成した酸化物超伝導体を用
いた半導体結合型超伝導回路装置の80Kにおける電流
−電圧特性を示したものである。
超伝導電極74.75の大きさは第4図に示した第3の
実施例の素子と同じ1μmX3μmである。
この実施例においては80にという高温においても第5
図に示す第3の実施例と同様な特性を得ている。まtk
 ツチングスビづも約10ピコ秒であった。
以上の実施例において半導体基板はシリコンを用いたが
、倒えばゲルマニウムを用いる事、あるいはInAs、
InSb、GaAs、InP等の化合物半導体を用いる
事も可能である。
第9図(a)−(d)を用いて例えばGaAsを用いた
第5の実施例を製造工程順に説明する。
まず、第9図(a)に示すように5 X 1017at
oms/d濃度のSiを含む、n型(100) G a
 A s基板91の表面上にフォトレジストを用いて幅
200nmのりフトオフ用抜き型96を形成する。
次に、第9図(b)に示すようにMgを120KeV加
速のイオン注入法によりドーピングし、表面濃度3 x
 10  atoms/ant、深さ200nmにP”
領域92を形成する。
次に、第9図(c)に示すように、Nb膜をスパッタ法
により膜厚300nm堆積した後、アセトン中でレジス
トを除去するりフトオフ法により第1.第2の超伝導電
極94.95を形成する。
その後、第9図(d)に示すようにイオン注入法により
Mgを表面濃度3 X 10 ”atoms/crA深
さ1100nに注入し、P−領域93を形成する。
超伝導電子のコヒーレンス長ξと移動度μとはξ(支)
μm/2の関係があるから、本実施例のように移動度の
大きい化合物半導体を用いれば、超伝導電極間の距離が
大きくとれ、容易に製造できるとともに、超伝導電流も
大きくとれる。
なお、以上の実施例において半導体層の導電型を反対に
しても同様の効果が得られる。
さらに超伝導電極としてpb、Nb、S i。
Nb3Sn、NbN、NbCxN+−x、MoN等の超
伝導金属や、B a−P b −B i−0系、La−
Ba−Cu−0系、La−8r−Cu−0系、La−C
a−Cu−0系、Y−Ba−Cu70系、B1−8r−
Ca−Cu−0系の酸化物超伝導体やこれらの酸化物超
伝導体にA4やFを添加した超伝導体を用いることがで
きる。これらの超伝導体を用いた場合も上述した実施例
に示した製造方法が適用できる。また、基板11.21
.31.71.91の濃度は1014atoms/ c
nt〜10 ”atoms/ clであることが好まし
い。高濃度半導体層22,32゜72.92の不純物濃
度は10  atoms/all〜10 ”atoms
/antであることが好ましく、低濃度半導体層23.
33,73.93の濃度は1014atoms/ cn
t〜10 ”atoms/cnffであることが好まし
く、これらの高濃度半導体層22,32,72.92と
低濃度半導体層23,33,73.93の濃度は1桁以
上差があることが好ましい。。
なお、高濃度半導体層22,32,72,92の深さは
1100n〜400nmが好ましく、低濃度半導体層3
3,73,93の深さは10nm〜200nmが選ばれ
る。
超伝導電極34,35ニア4,75:94,95の間隔
は超伝導電子対のコヒーレンス長の2倍以下であり、1
0nm〜400 nmであることが好ましい 〔発明の効果〕 以上説明したように、本発明は、一導電型の第1の半導
体層上に他の導電型の第2の半導体層を設け、この第2
の半導体層上に2つの超伝導体電極を設け、この超伝導
体電極間に流れる超伝導電流をPN接合に生じる空乏層
の幅を変化させること“′により制御するものだから従
来の極めて薄い基板に対して厚さの制限が緩和された基
板を用いることができ、さらに極めて薄い絶縁層を不要
とした半導体結合型超伝導回路装置が実現できるため、
素子特性の均一化が容易になり高歩留り化が図かれ、高
集積化に適した装置の実現が可能になる。
さらに、2つの超伝導体電極の下の第2の半導体層を高
不純物濃度とすることにより、超伝導電極間の間隔を大
きくすることができ、また超伝導電流も大きくとれる。
このように超伝導電極間を大きくとれることは、超伝導
電子のコヒーレンス長が短い酸化物超伝導体を用いた場
合に特に優れた効果を有することになる。また超伝導電
極間の第2の半導体層を低不純物濃度とすることにより
ゲート電圧に対する超伝導電流の変化量を大きくとれ制
御性を増すことができる。
また、超伝導電極の下の第2の半導体層を深くすること
により、超伝導電極間の距離が大きくとれ、また超伝導
電流も大きくとれる。この場合も超伝導電極間隔を大き
くとれるために、超伝導電子のコヒーレンス長が短い酸
化物超伝導体を用いた場合に特に優れた効果が得られる
。さらに、超伝導電極間の第2の半導体層を浅く形成す
ることによりPN接合面が浅く形成され、ゲート電圧に
対する制御性を増すことができる。
本発明の製造方法は、超伝導電極をリフトオフ法により
形成するので、超伝導電極間に露出する半導体層表面の
結晶性を損なうことはなく、素子特性を劣化させること
もない。また、本発明の製造方法によれば、厚さの制限
が従来よりも緩和された基板、または極めて薄い絶縁層
を不要とした半導体基板内にp−n接合が形成される半
導体結合型超伝導回路装置が実現できるため、素子特性
の均一化、高歩留り化が量られ、高集積化に適した装置
の実現が可能になる。
【図面の簡単な説明】
第1図は本発明の第1の実施例の半導体結合型超伝導回
路装置の断面図、第2図は本発明の第2の実施例の半導
体結合型超伝導回路装置の断面図、第3図は本発明の第
3の実施例の半導体結合型超伝導回路装置の断面図、第
4図は本発明の第3の実施例の半導体結合型超伝導回路
装置の斜視図、第5図は本発明の第3の実施例の半導体
結合型超伝導回路装置の電流−電圧特性図、第6図(a
)〜(d)は本発明の第3の実施例の半導体結合型超伝
導回路装置の製造方法を説明するための断面図、第7図
(a)〜(d)は本発明の第4の実施例の半導体結合型
超伝導回路装置を説明するための主な製造工程順に示し
た断面図、第8図は本発明の第4の実施例の半導体結合
型超伝導回路装置の電流−電圧特性・図、第9図は本発
明の第5の実施例の半導体結合型超伝導回路装置を説明
するための主な製造工程順に示した断面図、第10図、
第11図は従来の半導体結合型超伝導回路装置の断面図
である。 11・・・・・・n型基板、12・・・・・・P型領域
、13・・・・・・第1の超伝導電極、14・・・・・
・第2の超伝導電極、21・・・・・・n型基板、22
・・・・・・P+領域、23・・・・・・P−領域、2
4・・・・・・第1の超伝導電極、25・・・・・・第
2の超伝導電極、31・・・・・・n型基板、32′−
・曲・P+領域、33・・・・・・P−領域、34・・
・・・・第1の超伝導電極、35・・・・・・第2の超
伝導電極、36・・・・・・リフトオフ抜き型、71・
・・・・・n型基板、72・旧・・P+型領域、73・
・・・・・P−領域、74・・・・・・第1の酸化物超
伝導体電極、75・・・・・・第2の酸化物超伝導体電
極、76・・・・・・リフトオフ用抜き型、91・・・
・・・n型GaAs基板、92・・・・・・P+領域、
93・・・・・・P−型領域、94・・・・・・第1の
超伝導電極、95・・・・・・第2の超伝導電極、96
・・・・・・リフトオフ用抜き型、101・・・・・・
ゲート電極、102・・・・・・ゲート絶縁膜、103
・・・・・・シリコン基板、104・・・・・・超伝導
電極、111・・・・・・半導体基板、112・・・・
・・超伝導電極、113・・・・・・ゲート酸化膜、1
14・・・・・・ゲート電極。 代理人 弁理士  内 原   音 片J図 消4図 θ  24/y8iθ 若7図 I  θ、219.4  17.6  728   l
ソースドレイシミ涯(工Vう 第、8図 消7図

Claims (4)

    【特許請求の範囲】
  1. (1)一導電型の第1の半導体層と、該第1の半導体層
    上に設けられた他の導電型の第2の半導体層と、該第2
    の半導体層の表面に接してかつ互いに離間して設けられ
    た超伝導体からなる第1及び第2の電極と、前記第1の
    半導体層に電気的に接続された第3の電極とを有するこ
    とを特徴とする半導体結合型超伝導回路装置
  2. (2)前記第2の半導体層は前記第1及び第2の電極の
    下の高濃度領域と、前記第1及び第2の電極間の低濃度
    領域とを有している請求項1記載の半導体結合型超伝導
    回路装置
  3. (3)前記第2の半導体層は前記第1及び第2の電極の
    下の深い不純物領域と、前記第1及び第2の電極間の浅
    い不純物領域とを有している請求項1記載の半導体結合
    型超伝導回路装置
  4. (4)前記第2の半導体層は前記第1及び第2の電極の
    下の高濃度の深い領域と、前記第1及び第2の電極間の
    低濃度の浅い領域とを有している請求項1記載の半導体
    結合型超伝導回路装置(5)一導電型の第1の半導体層
    の主表面上に接してリフトオフ用の抜き型を形成する工
    程と、該抜き型をドーピングマスクに用いて前記第1の
    半導体層内に他の導電型の第2の半導体層を形成する工
    程と、該第2の半導体層及び前記抜き型上に超伝導体膜
    を堆積した後、前記抜き型を用いて前記超伝導体膜をリ
    フト法でパターニングすることにより前記第2の半導体
    層上に前記超伝導体膜を選択的に設ける工程と、しかる
    後に前記超伝導体膜が除去されて露出した前記第1の半
    導体層表面下に前記他の導電型の第3の半導体層を形成
    する工程とを有することを特徴とする半導体結合型超伝
    導回路装置の製造方法
JP63053967A 1987-03-06 1988-03-07 Semiconductor coupling type superconducting circuit device and manufacture thereof Pending JPS64781A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63053967A JPS64781A (en) 1987-03-06 1988-03-07 Semiconductor coupling type superconducting circuit device and manufacture thereof

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP5233987 1987-03-06
JP62-52339 1987-03-06
JP63053967A JPS64781A (en) 1987-03-06 1988-03-07 Semiconductor coupling type superconducting circuit device and manufacture thereof

Publications (2)

Publication Number Publication Date
JPH01781A true JPH01781A (ja) 1989-01-05
JPS64781A JPS64781A (en) 1989-01-05

Family

ID=26392947

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63053967A Pending JPS64781A (en) 1987-03-06 1988-03-07 Semiconductor coupling type superconducting circuit device and manufacture thereof

Country Status (1)

Country Link
JP (1) JPS64781A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5137055A (en) * 1992-01-14 1992-08-11 Yazaki Corporation Stop valve

Similar Documents

Publication Publication Date Title
JP3039967B2 (ja) 半導体装置
US5179037A (en) Integration of lateral and vertical quantum well transistors in the same epitaxial stack
JPH05315608A (ja) 半導体装置
US5227644A (en) Heterojunction field effect transistor with improve carrier density and mobility
JP2868780B2 (ja) ダブルヘテロ接合・反転ベーストランジスタ
US5541424A (en) Permeable base transistor having laminated layers
JPH01781A (ja) 半導体結合型超伝導回路装置及びその製造方法
JP3402905B2 (ja) 半導体素子
Hatano et al. Fabrication and characterization of Si‐coupled superconducting field effect transistors with 0.1 μm gate
EP0281156B1 (en) Semiconductor-coupled three-terminal superconducting device having a junction gate structure
KR910006751B1 (ko) 반도체 집적회로장치 및 그의 제조방법
JPS62131588A (ja) 超伝導トランジスタの製法
JPH0493038A (ja) 電界効果トランジスタ
JPS63250879A (ja) 超伝導素子
JPS61222177A (ja) シヨツトキゲ−ト電界効果トランジスタ及びその製造方法
JP3300189B2 (ja) 半導体装置およびその製造方法
JP3329627B2 (ja) 半導体素子
JPH01162378A (ja) 半導体装置
JPS61222176A (ja) シヨツトキゲ−ト電界効果トランジスタ及びその製造方法
JP3126410B2 (ja) 半導体装置
JPS6346786A (ja) 超電導トランジスタ
JPH0661501A (ja) 電界効果型半導体装置
JPS60145671A (ja) 集積型半導体装置
JPS62283672A (ja) 電界効果トランジスタ及びその製造方法
JPH0461349A (ja) 半導体装置