JPH0178461U - - Google Patents

Info

Publication number
JPH0178461U
JPH0178461U JP1987175596U JP17559687U JPH0178461U JP H0178461 U JPH0178461 U JP H0178461U JP 1987175596 U JP1987175596 U JP 1987175596U JP 17559687 U JP17559687 U JP 17559687U JP H0178461 U JPH0178461 U JP H0178461U
Authority
JP
Japan
Prior art keywords
input
flop
output
flip
output terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1987175596U
Other languages
English (en)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1987175596U priority Critical patent/JPH0178461U/ja
Publication of JPH0178461U publication Critical patent/JPH0178461U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Fax Reproducing Arrangements (AREA)
  • Electronic Switches (AREA)

Description

【図面の簡単な説明】
第1図は本考案の一実施例のデータ入出力回路
の回路図、第2図は従来例のデータ入出力回路を
用いたサーマルヘツドの一部回路図である。 101,102……入出力端子、SR……双方
向シフトレジスタ、FF1〜FF3……フリツプ
フロツプ、SW1a,SWa2,SWa3,SW
a4……一方向オンオフスイツチ、SWb1,S
Wb2,SWb3,SWb4……他方向オンオフ
スイツチ。

Claims (1)

  1. 【実用新案登録請求の範囲】 n個のフリツプフロツプで構成される双方向シ
    フトレジスタに対して、一方向入力モードにおい
    ては第1段目のフリツプフロツプにデータを歩進
    入力するとともに第n段目のフリツプフロツプか
    らそのデータを歩進出力し、また他方向入力モー
    ドにおいては第n段目のフリツプフロツプにデー
    タを歩進入力するとともに第1段目のフリツプフ
    ロツプからそのデータを歩進出力するように構成
    されたデータ入出力回路において、 一方向入力モード時にオン状態に制御される(
    n+1)個の一方向オンオフスイツチと、他方向
    入力モード時にオン状態に制御される(n+1)
    個の他方向オンオフスイツチとを備え、 前記一方向オンオフスイツチのそれぞれを、第
    1入出力端子と第1段目のフリツプフロツプの入
    力部との間、第i段目のフリツプフロツプの出力
    部と第(i+1)段目のフリツプフロツプの入力
    部との間〔ただし、iは1〜(n−1)の中の任
    意の整数、以下同じ。〕、および第n段目のフリ
    ツプフロツプの出力部と第2入出力端子との間に
    接続し、 前記他方向オンオフスイツチのそれぞれを、第
    2入出力端子と第n段目のフリツプフロツプの入
    力部との間、第(i+1)段目のフリツプフロツ
    プの出力部と第i段目のフリツプフロツプの入力
    部との間、および第1段目のフリツプフロツプの
    出力部と第1入出力端子との間に接続してなり、 一方向入力モード時においては、前記一方向オ
    ンオフスイツチをオン状態に制御して第1入出力
    端子から第2入出力端子に向かつて前記双方向シ
    フトレジスタに対するデータの歩進入出力を行い
    、また他方向入力モード時においては、前記他方
    向オンオフスイツチをオン状態に制御して第2入
    出力端子から第1入出力端子に向かつて前記双方
    向シフトレジスタに対するデータの歩進入出力を
    行うことを特徴とするデータ入出力回路。
JP1987175596U 1987-11-17 1987-11-17 Pending JPH0178461U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1987175596U JPH0178461U (ja) 1987-11-17 1987-11-17

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1987175596U JPH0178461U (ja) 1987-11-17 1987-11-17

Publications (1)

Publication Number Publication Date
JPH0178461U true JPH0178461U (ja) 1989-05-26

Family

ID=31467381

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1987175596U Pending JPH0178461U (ja) 1987-11-17 1987-11-17

Country Status (1)

Country Link
JP (1) JPH0178461U (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS574100B2 (ja) * 1975-10-20 1982-01-25

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS574100B2 (ja) * 1975-10-20 1982-01-25

Similar Documents

Publication Publication Date Title
JPH02141135U (ja)
JPH0178461U (ja)
JPS6029295U (ja) 多チヤンネル時間−電圧変換装置
JPS61128841U (ja)
JPS62161399U (ja)
JPS6347625U (ja)
JPH02143845U (ja)
JPH02101632U (ja)
JPH0282135U (ja)
JPS6289039U (ja)
JPH01103097U (ja)
JPH01133828U (ja)
JPS6364129U (ja)
JPS6252948U (ja)
JPS6257442U (ja)
JPS62105627U (ja)
JPS61139026U (ja)
JPH036325U (ja)
JPS63156124U (ja)
JPS6440063U (ja)
JPH0260331U (ja)
JPS60164244U (ja) アナログ入力装置
JPS6335103U (ja)
JPS6362893U (ja)
JPH01151500U (ja)