JPH01793A - Manufacturing method of circuit device - Google Patents
Manufacturing method of circuit deviceInfo
- Publication number
- JPH01793A JPH01793A JP63-9128A JP912888A JPH01793A JP H01793 A JPH01793 A JP H01793A JP 912888 A JP912888 A JP 912888A JP H01793 A JPH01793 A JP H01793A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- ceramic substrate
- thick film
- pattern
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、画像認識機能を有するワイヤボンダを使用し
て回路基板±の厚膜導体にワイヤボンディングを行う方
法に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method of wire bonding to a thick film conductor of a circuit board using a wire bonder having an image recognition function.
厚膜ハイブリッドICに3いては、回路基板上の厚膜導
体から成るポンディングパッドと外部リード等との間が
AI線やAu線から成るワイヤで接線されている。この
ワイヤボンディングを行うに当り、最近では、画像認識
機能によジボンデイング位置を自動的に決定してワイヤ
ボンディングを行う自動ワイヤボンダを使用することが
多くなっている。In a thick film hybrid IC, a bonding pad made of a thick film conductor on a circuit board and an external lead are connected tangentially by a wire made of an AI wire or an Au wire. In order to perform this wire bonding, recently, automatic wire bonders that automatically determine the wire bonding position using an image recognition function and perform wire bonding are often used.
自動ワイヤホンダにおける画像認識では一般的に、2値
化された画像データが取扱われ、パターンマツチングの
手法で回路基板上の所定位置を決定し、この位置からホ
ーンディング位置を算出する。Image recognition in automatic wire honda generally handles binary image data, determines a predetermined position on a circuit board using a pattern matching method, and calculates a horning position from this position.
パターンマツチングでは、TVカメラから取入れたアナ
ログ画像データを2値化画像データに変換し、予め設定
してぢく標準パターン(2値化画像データ)と比絞し、
所定の合致率(マツチング率)に達したところで所定位
置を認識できたものとする。In pattern matching, analog image data taken from a TV camera is converted into binary image data, and compared with a preset standard pattern (binarized image data).
It is assumed that the predetermined position has been recognized when a predetermined matching rate (matching rate) is reached.
ところで、白色のAl203(アルミナ)セラミック基
板の上にAg (銀) −Pd (パラジウム)系厚膜
導体、I(、LI02 (酸化ルテニウム)系厚膜抵抗
及びガラス膜(絶縁体)を別々にスクリーン印刷して厚
膜回路を形成した標準的な厚膜ハイブリッドICをTV
左カメラとらえた場合に、導体が最も明るく、セラミッ
ク基板は導体よりも暗く、抵抗・ガラス膜はセラミック
基板よりも暗くなる。そこで、アナログ画像データを導
体を[白j、他を「黒Jとなるように2値化のしきい値
を設定して2値化画像データに変換すれば、導体パター
ンを「白」パターンとしてとらえることができることに
なり、導体の一部であるポンディングパッドへのワイヤ
ボンディングを行う上で好都合である。しかし実際には
、導体とセラミック基板の明るさに大きな差がないため
、導体が確実に「白Jとなろようにしきい値を設定する
と、「黒Jとなるべきセラミック基板の一部が不規則に
「白Jに反転する。セラミック基板の方が確実に「黒J
となるようにしきい値を選ぶと、[白Jとなるべき導体
の一部が不規則に「白Jに反転する。このたぬ、導体と
セラミック基板の明るさの差を利用した画像認識では、
従来、高い認識率を得ることができなかった。By the way, on a white Al203 (alumina) ceramic substrate, an Ag (silver) -Pd (palladium) based thick film conductor, an I(, LI02 (ruthenium oxide) based thick film resistor, and a glass film (insulator) were screened separately. TV is a standard thick film hybrid IC that is printed to form a thick film circuit.
When captured by the left camera, the conductor is the brightest, the ceramic substrate is darker than the conductor, and the resistor/glass film is darker than the ceramic substrate. Therefore, by converting the analog image data into binary image data by setting the binarization threshold so that the conductor becomes "white J" and the other "black J", the conductor pattern becomes "white" pattern. This is convenient for wire bonding to bonding pads that are part of the conductor. However, in reality, there is not a big difference in brightness between the conductor and the ceramic substrate, so if you set the threshold to ensure that the conductor becomes a "white J", some parts of the ceramic substrate that should become a "black J" will become irregular. "White J" is reversed. Ceramic substrate is more reliable "Black J"
When the threshold value is selected so that [a part of the conductor that should be white J] is irregularly inverted to white J. ,
Conventionally, it was not possible to obtain a high recognition rate.
そこで従来は、アナログ画像におけるガラス膜又は抵抗
と導体の明るさの差を利用して画像認識するのが一般的
である。第6図囚■)はその代表的な例を示すもので、
セラミック基板1の上に、正方形状のガラス膜又は抵抗
2を印刷・焼成し、この上に十字形状の導体3を印刷・
焼成して、画像認識専用標識4を形成している。導体3
ば、ガラス膜又は抵抗2の下地に対しては確実に[白J
となるように2値化できる。従って、導体3に対応する
十字形の「白Jパターンをパターンマツチングのたぬの
特徴図形として、高い認識率で画像認識(導体3の位置
の決定)できろ。しかしながら、導体の印刷に先立って
ガラス膜又は抵抗の印刷を行うことは標準的な手1順て
・けないので、ガラス膜又は抵抗2の印刷・焼成工程が
追加されることになり、製造コストアップを招いてしま
う。Conventionally, it has been common practice to recognize images using the difference in brightness between a glass film or a resistor and a conductor in an analog image. Figure 6) shows a typical example.
A square glass film or resistor 2 is printed and fired on a ceramic substrate 1, and a cross-shaped conductor 3 is printed and fired on top of this.
It is fired to form a mark 4 exclusively for image recognition. conductor 3
For example, be sure to use [White J] against the glass film or the base of resistor 2.
It can be binarized as follows. Therefore, it is possible to perform image recognition (determination of the position of conductor 3) with a high recognition rate by using the cross-shaped "white J pattern" corresponding to conductor 3 as the characteristic figure of the pattern matching dog. However, before printing the conductor, Since printing the glass film or resistor 2 cannot be performed using a standard procedure, the steps of printing and firing the glass film or resistor 2 are added, leading to an increase in manufacturing costs.
第6し1の正方形状のガラス膜又は抵抗20部分を導体
とし、十字形状の導体3の部分をガラス膜又は抵抗とし
て、このガラス膜又は抵抗に対応する十字形の「黒Jパ
ターンを画像認識するようにしてもよい。この場合、導
体の印刷の後にガラス膜又は抵抗の印刷を行う標準的な
手順の中で画像認識用標識を形成することができるので
、印刷・焼成工程の追加になることはない。しかしなが
ら、導体の一部であるポンディングパッドにワイヤボン
ディングするたぬにガラス膜又は抵抗のパターンを利用
することになり、導体印刷とガラス膜印刷又は抵抗印刷
の間の印刷ずれがそのままボンディング位置のずれにつ
ながる。従って、ボンディングの位置精度が悪くなって
しまう。また、画像認識専用標識4を形成する場所を確
保する必要が生じるので、配線パターンが高密度化して
くると、高密度化を阻害する要因になったり、パターン
設計の自由度を低下させる。The 6th square glass film or resistor 20 part is used as a conductor, and the cross-shaped conductor 3 part is used as a glass film or resistor, and the cross-shaped "black J pattern" corresponding to this glass film or resistor is image-recognized. In this case, the image recognition mark can be formed in the standard procedure of printing the glass film or resistor after printing the conductor, which requires additional printing and firing steps. However, since a glass film or resistor pattern is used for wire bonding to a bonding pad that is a part of the conductor, printing misalignment between conductor printing and glass film printing or resistance printing may occur. This will directly lead to a shift in the bonding position.Therefore, the bonding position accuracy will deteriorate.Furthermore, it will be necessary to secure a place to form the image recognition dedicated sign 4, so as the wiring pattern becomes denser, This may become a factor that inhibits densification and reduces the degree of freedom in pattern design.
そこで本発明の目的は1画像認識率が高(、製造コスト
が低く、パターン設計への悪影響が小さく、かつボンデ
ィング位置の位置精度のよい画像認識が可能な画像認識
用領域を形成し、この領域を利用してワイヤボンディン
グを行うことにある。Therefore, the purpose of the present invention is to form an image recognition area that has a high one-image recognition rate (low manufacturing cost, has little negative impact on pattern design, and can perform image recognition with high positional accuracy of the bonding position). The purpose is to perform wire bonding using
上記問題点を解決し、上記目的を達成するための本発明
は、セラεツク基板上に厚膜導体を形成し、前記厚膜導
体に対するワイヤボンディング位置を2値化画像データ
による画像認識に基づいて決定し、前記ワイヤボンディ
ング位置にワイヤをボンディングすることt含む回路装
置の製造方法において、約0.35mm以下の間隔で互
いに対向している第1の部分と第2の部分とを有する厚
膜導体をセラεツク基板上に設け、前記約0.55mm
以下の間隔の領域を基準位量決定用セラミック基板表面
として使用し、前記基準位置決定用セラミック基板表面
?含む領域を画像認識により抽出し。In order to solve the above problems and achieve the above objects, the present invention forms a thick film conductor on a ceramic substrate, and determines the wire bonding position for the thick film conductor based on image recognition using binary image data. a thick film having a first portion and a second portion facing each other with a spacing of about 0.35 mm or less; A conductor is provided on the ceramic board, and the approximately 0.55 mm
The area with the following intervals is used as the surface of the ceramic substrate for determining the reference position, and the surface of the ceramic substrate for determining the reference position? Extract the containing area using image recognition.
この抽出によって得られた前記基準位置決定用セラミッ
ク基板表面の位置を基準にしてワイヤボンディング位置
を決定してワイヤボンディングすることを特徴とする回
路装置の製造方法に係わるものである。The present invention relates to a method of manufacturing a circuit device, characterized in that a wire bonding position is determined and wire bonded based on the position of the surface of the ceramic substrate for reference position determination obtained by this extraction.
画像認識において、セラミック基板は導体よりも暗いが
、導体に近い明るさを有するために導体を「白」、セラ
ミック基板を[黒Jとするように2値化する時に、誤ま
って[白Jと認識される恐れがある。しかし、導体の近
傍では、セラミック基板表面が「黒」と認識される。こ
のため、本発明に従う第1及び第2の部分に挾まれた@
0.35mm以下の基準位置決定用セラεツク基板表面
は。In image recognition, the ceramic substrate is darker than the conductor, but because it has a brightness close to that of the conductor, when binarizing the conductor as "white" and the ceramic substrate as "black J", it may be mistakenly marked as "white J". There is a risk that it will be recognized as such. However, in the vicinity of the conductor, the surface of the ceramic substrate is perceived as "black". For this reason, the @ sandwiched between the first and second parts according to the present invention
The surface of the ceramic board for determining the reference position is 0.35 mm or less.
はぼ確実に「黒コと認識され、信頼性の高い基準となり
得る。It is almost certainly recognized as a ``black child'' and can serve as a highly reliable standard.
〔第1の実施例〕
次に、第1図〜第5図に基づいて本発明の実施例に係わ
るハイブリッドIC及びその製造方法を説明する。完成
したノ・イブリッドICを示す第2図において、1]は
Ni被覆Cu板から成る支持板、12は支持板11の孔
、13は外部リード、1・1は厚膜回路装置、15は厚
膜回路装置11を被覆するシリコンラバーから成る保護
樹脂、16はパワートランジスタチップ、17はシリコ
ン樹脂から成る保護樹脂、18〜23はA1線から成る
ワイヤ、24はエポキシ樹脂から成る封止樹脂体、25
は取付孔である。[First Embodiment] Next, a hybrid IC and a manufacturing method thereof according to an embodiment of the present invention will be described based on FIGS. 1 to 5. In FIG. 2 showing the completed hybrid IC, 1] is a support plate made of a Ni-coated Cu plate, 12 is a hole in the support plate 11, 13 is an external lead, 1.1 is a thick film circuit device, and 15 is a thick film circuit device. A protective resin made of silicone rubber that covers the membrane circuit device 11, 16 a power transistor chip, 17 a protective resin made of silicone resin, 18 to 23 wires made of A1 wire, 24 a sealing resin body made of epoxy resin, 25
is the mounting hole.
第3図は第2図の厚膜回路装置14の一部を示すもので
ある。厚膜回路装置14は、Al2O3を主成分とする
セラミック基板31の上にAg −I’d粉末とガラス
粉末とを含む導体ペーストを所定パターンに印刷し、焼
成することによって形成されたAg −Pd系厚膜導体
32,33% 34.35.36.37.38を有し、
更に導体32と33との間に■(、u02系厚膜抵抗3
9を有する。この厚膜抵抗39は保護ガラス膜40で被
覆されている。41はフリップチップ形式のモノリシッ
クIcであり、導体33〜38の端部にフェイスダウン
ボンディングされている。導体32〜38、抵抗39.
及びガラス膜40は、この順にスクリーン印刷し、焼成
することによって形成されている。32a。FIG. 3 shows a part of the thick film circuit device 14 of FIG. 2. As shown in FIG. The thick film circuit device 14 is formed by printing a conductive paste containing Ag-I'd powder and glass powder in a predetermined pattern on a ceramic substrate 31 whose main component is Al2O3, and then firing it. system thick film conductor 32,33% 34.35.36.37.38,
Furthermore, between the conductors 32 and 33,
It has 9. This thick film resistor 39 is covered with a protective glass film 40. Reference numeral 41 denotes a flip-chip type monolithic IC, which is face-down bonded to the ends of the conductors 33 to 38. Conductors 32 to 38, resistor 39.
and the glass film 40 are formed by screen printing and firing in this order. 32a.
33a、34aはポンディングパッドであって、第2図
に示したワイヤ18.19.21を超音波ワイヤボンデ
ィングする部分である。なH11]図には示されていな
いが、第2図のワイヤ20.22.23を接続するため
のポンディングパッドも勿論ある。ポンディングパッド
32a 、 33 a b34aに対するワイヤボン
ディングは画像認識機能を有する自動ワイヤボンダで行
う。このワイヤボンディングを゛容易且つ確実に行うた
めに、第3図の導体32.33.34% 35のパター
ンが本発明に従う特別な形状及び寸法に決定されている
。Reference numerals 33a and 34a are bonding pads to which wires 18, 19, and 21 shown in FIG. 2 are ultrasonically wire bonded. Although not shown in the figure, there are of course also bonding pads for connecting the wires 20, 22, 23 of FIG. Wire bonding to the bonding pads 32a, 33a, and 34a is performed using an automatic wire bonder having an image recognition function. In order to perform this wire bonding easily and reliably, the pattern of the conductors 32, 33, 34% 35 in FIG. 3 is determined to have a special shape and size according to the present invention.
部ち、導体32と導体33とに3.5mm以下の狭い間
隔11、j2が生じる部分が設けられ、筐た導体34と
導体35とにも3.5mm以下の狭い間隔/4゜15が
生じる部分が設けられている。この狭い間隔!3.12
.14、j5の部分の使い方は後で詳しく説明する。Partly, a narrow gap 11, j2 of 3.5 mm or less is provided between the conductor 32 and the conductor 33, and a narrow gap /4°15 of 3.5 mm or less is also generated between the cased conductor 34 and the conductor 35. There are parts. This narrow gap! 3.12
.. 14, how to use the j5 part will be explained in detail later.
第4図は自動ワイヤボ゛ンダの構成を概念的に示す。こ
の自動ワイヤボンダは、セラミック基板31を伴なって
いる支持板11を載置するボンディングステージ60と
、押開装置61と、白黒TV右カメラ2と、ボンディン
グツール63と、移動機構64と、画像読取装置65と
、コンピュータ66とから成る。移動機構64は、照明
装置61゜カメラ62、ツール63を支持し、ステージ
t30に相対的に移動自在であり、周辺装置を伴なって
いるコンピュータ66の制御に従って目的位置へ移動す
る。FIG. 4 conceptually shows the configuration of an automatic wire bonder. This automatic wire bonder includes a bonding stage 60 on which a support plate 11 with a ceramic substrate 31 is placed, a push-opening device 61, a black and white TV right camera 2, a bonding tool 63, a moving mechanism 64, and an image reading device. It consists of a device 65 and a computer 66. The moving mechanism 64 supports a lighting device 61, a camera 62, and a tool 63, is movable relative to the stage t30, and moves to a target position under the control of a computer 66 accompanied by peripheral devices.
次に、第4図の自動ワイヤボンダによろ両像認識につい
て説明する。まず、ボンディングステージ60の所定位
置に第2図のハイブリッドIC(但し、ワイヤ18〜2
3、保護樹脂15.17、封止樹脂体24のない状態の
もの)をセットする。Next, the recognition of both images by the automatic wire bonder shown in FIG. 4 will be explained. First, the hybrid IC shown in FIG. 2 (however, wires 18 to 2
3. Set the protective resin 15.17 (without the sealing resin body 24).
TV左カメラ2は、予めの設定により%画像認識により
決定すべき第1の基準点を確実に含む第3図で点線で囲
んで示す第1の領域42を写し出す。The TV left camera 2 images a first area 42 shown surrounded by a dotted line in FIG. 3, which reliably includes the first reference point to be determined by percent image recognition according to a preset setting.
そしてこのアナログ画像データは5画像読取装置65に
2いて、A−D変換されて256階調のデジタル画像デ
ータに変換され、更に所定のしきい値によって2値化さ
れて2値化画像データとして画像読取装置65内のメモ
リに入力される。This analog image data is then sent to a 5-image reading device 65, where it is A-D converted into 256-level digital image data, and further binarized using a predetermined threshold value as binary image data. The data is input to the memory within the image reading device 65.
第1図囚は、第1の領域42の2値化画像43を模式的
に示すものである。導体32.33はほぼ確実に[白j
画素となるようにしきい値が設定さnている。このとき
、導体32.330周辺(0,15mm強程度離れたと
ころまで)はほぼ確実に「黒j画素となる(図では黒く
塗りつぶしている)。この理由は必ずしも明確ではない
が、次のように考えられる。導体にはセラミック基板と
の接着力を強化するだめのガラス成分が含まれている。FIG. 1 schematically shows a binarized image 43 of the first area 42. Conductors 32 and 33 are almost certainly [white j
A threshold value is set so that the number of pixels is n. At this time, the area around the conductor 32 and 330 (up to a distance of about 0.15 mm) will almost certainly become a "black pixel (filled in black in the figure). The reason for this is not necessarily clear, but it is as follows. The conductor contains a glass component that strengthens its adhesion to the ceramic substrate.
このガラス成分が、目視ではわからない程度であるが、
印刷及び焼成を通して導体から周辺にしみ出す。このガ
ラス成分がしみ出した領域は、ガラス膜の性質が効いて
% 2値化するとガラス膜と同様にほぼ確実に「黒J画
素になる。これに対して、導体32.33から離れたセ
ラミック基板310表面(斜線を付して示す)は、光の
不規則な表面反射によって確実には「黒」画素とならず
。Although this glass component is not visible to the naked eye,
It oozes out from the conductor to the periphery through printing and firing. The area where this glass component seeps out is due to the properties of the glass film, and if it is binarized, it will almost certainly become a "black J pixel" just like the glass film. The substrate 310 surface (shown as shaded) does not ensure a "black" pixel due to irregular surface reflections of light.
不規則に「白J画素が混じろ。導体33のポンディング
パッド部3.33とこれに対向する導体320間隔は、
/1=72=0.3mmと狭めである。このため1間隔
/Ib/2の部分に露出する「2」形状のセラミック基
板表面44は、はぼ確実に「黒」画素となる。コンピュ
ータ66のメモリには、第1図031に示す第1標単パ
ターン45が比較用の2値化画像データとして予め設定
されている。コンピュータ66はパターンマツチングの
ための所定の手順に基づいて画素演算を行い、第1図(
4)の2値化画像43の中から第1標準パターン45と
合致する領域46を見つけ出す(所定の合致率以上とな
る領域を見出したとき、一致したものと見なす)。領域
46は、セラミック基板表面44の端部を除く主要部を
含んでいる。こうしてボンディングステージ上に3ける
導体パターンの第1の基準点(例えば領域46の中心点
)の位置Cx5y座標)が正確に決定される。Irregularly "White J pixels are mixed in. The spacing between the bonding pad part 3.33 of the conductor 33 and the conductor 320 facing it is
/1=72=0.3mm, which is narrow. Therefore, the "2"-shaped ceramic substrate surface 44 exposed at the 1 interval/Ib/2 almost certainly becomes a "black" pixel. The first target single pattern 45 shown in FIG. 1 031 is preset in the memory of the computer 66 as binary image data for comparison. The computer 66 performs pixel calculations based on a predetermined procedure for pattern matching, and performs pixel calculations as shown in FIG.
4) Find a region 46 that matches the first standard pattern 45 from the binarized image 43 (when a region with a predetermined match rate or higher is found, it is considered to have matched). Region 46 includes the main portion of ceramic substrate surface 44 excluding the edges. In this way, the position Cx5y coordinates of the first reference point (for example, the center point of the region 46) of the conductor pattern on the bonding stage is accurately determined.
次に、TVカメラ62は予めの設定により、第2の基準
点を確実に含む第3図で点線で囲んで示す第2の領域4
7を写し出し、上述と同様に2値化画像データが画像読
取装置65のメモリに入力される。第1図(C)は、第
2の領域47の2値化画像48を模式的に示すもので、
第1図囚と同様である。導体34の横方向に走る部分は
、 13=0.45mmの間隔で導体35と並行してい
る。ただし、導体35に形成した突出gAs 35 a
により、ポンディングパッド34aに隣接する角部近傍
にHいて。Next, by setting the TV camera 62 in advance, the second area 4 shown surrounded by a dotted line in FIG.
7 is captured, and the binarized image data is input into the memory of the image reading device 65 in the same manner as described above. FIG. 1(C) schematically shows a binarized image 48 of the second area 47.
It is the same as the prisoner in Figure 1. The laterally running portion of the conductor 34 is parallel to the conductor 35 at an interval of 13=0.45 mm. However, the protrusion gAs 35 a formed on the conductor 35
Therefore, it is located near the corner adjacent to the pounding pad 34a.
導体34の横方向に走る部分は導体35と/4=0.3
mmの間隔に狭ぬられている。ポンディングパッド34
aと導体350間隔も15= 0 、3 mmと狭めら
れている。このため1間隔14.15の部分に露出する
「+:i]j形状のセラミック基板表面49は、はぼ確
実に1黒J画素となる。コンピュータ66のメモリには
、第1図0に示す第2標単パターン50が比殻用の2値
化画像データとして予め設定されている。そして、上述
と同様に、コンピュータによるパターンマツチングによ
り第2標準パターン50と合致する領域51が見つけ出
される。The part running in the horizontal direction of the conductor 34 is the conductor 35 and /4=0.3
They are narrowly sewn at mm intervals. Ponding pad 34
The distance between a and the conductor 350 is also narrowed to 15=0, 3 mm. Therefore, the "+:i]j-shaped ceramic substrate surface 49 exposed at 1 interval 14.15 almost certainly becomes 1 black J pixel. A second standard single pattern 50 is set in advance as binary image data for comparison shells.A region 51 that matches the second standard pattern 50 is found by pattern matching using a computer, as described above.
領域51は、セラミック基板表面49の端部を除く主要
部を含んでいる。こうして、第1の基準点と同様の方法
により、ボンディングステージ上における導体パターン
の第2の基準点(例えば領域51の中心点)の位置が正
確に決定される。Region 51 includes the main portion of ceramic substrate surface 49 excluding the edges. In this way, the position of the second reference point (for example, the center point of region 51) of the conductor pattern on the bonding stage is accurately determined in the same manner as the first reference point.
第1.第2の基準点の位置が決定されると、導体パター
ンの位置が決定されたことになり、導体パターン中のボ
ンディングパラ)”(32a、33a、34a1その他
図示しないもの)の中心位置は、予め設定しであるパタ
ーン設計上の位置関係から相対的に算出及び決定され、
コンピュータ66のメモリにボンディング位置データと
して入力される。また、外部リード13への、ボンディ
ング位置は、決定された導体パターンの位置から相対的
に算出及び決定され、コンピュータ66にボンディング
位置データとしてメモリされる。外部リード13へのボ
ンディング位置け、支持板11に対する導体パターンの
位置のバラツキの影響を受けて精度が低い。しかし、外
部リード13のボンディングパッド部分は導体パターン
中のホ゛ンディングパツド32ab 33a、34a
等と比べると十分に大面積であるから、実用上問題は生
じない。1st. When the position of the second reference point is determined, it means that the position of the conductor pattern has been determined, and the center position of the bonding parameters (32a, 33a, 34a1 and others not shown) in the conductor pattern is determined in advance. It is calculated and determined relatively from the positional relationship in the pattern design,
This is input into the memory of the computer 66 as bonding position data. Further, the bonding position to the external lead 13 is calculated and determined relatively from the determined position of the conductor pattern, and is stored in the computer 66 as bonding position data. The accuracy is low due to variations in the bonding position to the external lead 13 and the position of the conductor pattern with respect to the support plate 11. However, the bonding pad portion of the external lead 13 is connected to the bonding pads 32ab, 33a, 34a in the conductor pattern.
Since the area is sufficiently large compared to the above, there is no problem in practical use.
勿論、外部リード13へのボンディング位置も画像認識
で決定するようにしてもよい。また、パワートランジス
タチップ16へのボンディング位置(2点)をチップパ
ターンを利用した画像認識(詳細省略)により決定し、
コンピュータ66のメモリにボンディング位置データと
して入力する。Of course, the bonding position to the external lead 13 may also be determined by image recognition. In addition, the bonding position (two points) to the power transistor chip 16 is determined by image recognition using the chip pattern (details omitted),
The data is input into the memory of the computer 66 as bonding position data.
こうして全てのボンディング位置が決定された時点で、
コンピュータ66は、ボンディング位置のデータを参照
しつつ所定の超音波ワイヤボンディング動作を行う指令
を出し、第5図あるいは第2因に示すようにワイヤ18
〜23のボンディングが行われる。Once all bonding positions are determined in this way,
The computer 66 issues a command to perform a predetermined ultrasonic wire bonding operation while referring to the bonding position data, and as shown in FIG.
~23 bondings are performed.
この自動ワイヤボンディングに?いては、0.35mm
以下の幅とされたセラミック基板表面44゜49をほぼ
確実に「黒j画素できるとともに導体パターンをほぼ確
実に「白j画素にできることから、従来の第6図に示す
画像認識専用標識4と遜色がない高い画像認識率で良好
なワイヤボンディングを行うことができた。導体パター
ンも画像認識を行わない場合に対して微かな変更を力り
えるだけでよいし、印刷及び焼成の工程が追加されるこ
ともない。For this automatic wire bonding? 0.35mm
The ceramic substrate surface 44°49 with the following width can almost certainly be made into a black pixel, and the conductor pattern can almost certainly be made into a white pixel. We were able to perform good wire bonding with a high image recognition rate without image recognition.Compared to the case where image recognition is not performed, the conductor pattern only requires slight changes, and printing and baking processes are added. There's nothing wrong with that.
なH1重量部35aを形成せず、導体34.35の横方
向に並行に走っている部分全体を/3−0.3mmとな
るように形成しても、領域51の画像認識は良好に行え
る。しかし、導体間の間隔が狭い所が長いと、導体間短
絡等が起こり憂いために製造歩留りが低下する原因とな
る。従って1間隔!、、12.14.150部分の長さ
は、必要最小限に留めるべきである。実用的には、導体
33.35の屈曲点52.53からそれぞれ導体33.
35に沿った長さで見るとき1間隔/、、12.14.
15の部分の長さは、それぞれ/、〜4/、、/2〜4
/2、!4〜4/<bls〜415即ち各間隔の1〜4
倍の範囲が望ましい。間隔’Ib ’2− ’4− ’
5も必要以上に小さくするべきではなく、(’1% ’
2、/4.15)−0,2〜0.35mmの範囲に設定
するのが望ましい。Even if the H1 weight portion 35a is not formed and the entire portion of the conductor 34.35 running in parallel in the lateral direction is formed to have a width of /3-0.3 mm, image recognition of the region 51 can be performed well. . However, if the distance between the conductors is narrow and the distance between the conductors is long, short circuits between the conductors may occur, resulting in a decrease in manufacturing yield. Therefore 1 interval! ,,12.14.The length of the 150 portion should be kept to the minimum necessary. Practically speaking, conductors 33.
1 interval/, 12.14.
The lengths of the 15 parts are /, ~4/,, /2~4, respectively.
/2,! 4~4/<bls~415 i.e. 1~4 in each interval
A double range is desirable. Interval 'Ib' 2- '4-'
5 should not be made smaller than necessary ('1%'
2,/4.15) -0.2 to 0.35 mm.
〔第2の実施例〕
次に1本発明の第2の実施例を第7図及び第8図によっ
て説明する。但し、第2の実施例を示す第7図及び第8
因、後述する第3の実施例を示す第9図及び第10図、
更に変形例を示す第11図及び第12図において、第1
図〜第4図と実質的に同一の部分には同一の符号を付し
てその説明を省略する。[Second Embodiment] Next, a second embodiment of the present invention will be described with reference to FIGS. 7 and 8. However, FIGS. 7 and 8 showing the second embodiment
In addition, FIGS. 9 and 10 showing a third embodiment, which will be described later,
Further, in FIGS. 11 and 12 showing modified examples, the first
Components that are substantially the same as those in FIGS.
第7図に示す第2の実施例の厚膜回路装置14aは第3
図に示す第1の実施例の厚膜回路装置14に比べて、導
体ペーストの非印刷領域から成る第1及び第2の基準位
置決定用セラミック基板表面44a及び49aの形成位
置とパターンのみが異なっている。第7図の基準位置決
定用セラミック基板表面44aは単一のAg −Pd系
配線用厚膜導体320幅広部分の中に十字状に配設され
ている。この基準位置決定用土うばツク基板表面44a
の縦に延びる部分の幅17及び横に延びる部分の幅18
は0.35mm以下の約0.3mmである。この基準位
置決定用セラミック基板表面44aの縦に延びる部分は
厚膜導体から成る第1及び第2の部分によって挾まれて
おり、基準位置決定用セラミック基板表面4daの横に
延びる部分は厚膜導体から成る第3及び第4の部分に挾
まれている。厚膜導体の第1の部分と第2の部分の間の
幅16の部分は第3図の幅12の部分と同一に働き、厚
膜導体の第3の部分と第4の部分の間の幅17の部分は
第3図の幅11の部分と同一に働く。第2の基準位置決
定用セラシック基板表面49aも、第1の基準位置決定
用セラミック基板表面4daと同様に十字状に形成され
1幅I8を有して縦方向に延びる部分と幅19を有して
横方向に延びる部分とから成り。The thick film circuit device 14a of the second embodiment shown in FIG.
Compared to the thick film circuit device 14 of the first embodiment shown in the figure, only the formation positions and patterns of the first and second reference position determining ceramic substrate surfaces 44a and 49a, which are made of non-printed areas of conductive paste, are different. ing. The surface 44a of the ceramic substrate for reference position determination in FIG. 7 is disposed in a cross shape within the wide portion of a single Ag-Pd wiring thick film conductor 320. The surface 44a of this reference position determination soil support board
Width 17 of the vertically extending portion and width 18 of the horizontally extending portion of
is approximately 0.3 mm, which is less than 0.35 mm. The vertically extending portion of the reference position determining ceramic substrate surface 44a is sandwiched between first and second portions made of thick film conductors, and the horizontally extending portion of the reference position determining ceramic substrate surface 4da is made of a thick film conductor. It is sandwiched between a third and a fourth part consisting of. The 16-width section between the first and second portions of the thick-film conductor functions identically to the 12-width section of FIG. The width 17 section functions in the same manner as the width 11 section in FIG. The second ceramic substrate surface 49a for reference position determination is also formed in a cross shape like the first ceramic substrate surface 4da for reference position determination, and has a portion extending in the vertical direction having a width I8 and a width 19. It consists of a part that extends in the horizontal direction.
単一のAg −Pd系配線用厚膜導体35の幅広部の中
に設けられている。It is provided in the wide portion of a single thick film conductor 35 for Ag--Pd wiring.
第7図の厚膜回路装置14aにおける自動ワイヤボンダ
による画像認識も第1の実施例と同様に行われる。即ち
、第7図で泊で囲んで示す第1の領域42aを方メラに
写し出すことによって第8図(4)に模式的に示す2値
化画像115aを得る。この時、厚膜導体62は確実に
「白J画素となるが、@+s、+7が0.3mmの導体
ペースト非団刷部分から成る基準位置決定用セラミック
基板表面4daは「黒」画素となる。そこで、第8図C
B)に示す第1標準パターン115aと合致する領域4
6aを見つけ出し、第1の基準点を決定する。次に、第
2の領域47aも同様にカメラに写し出し、第8図(B
)VC2値化画像48aを得る。この時も十字状の第2
の基準位置決定用セラばツク基板表面49aが「黒コ画
素となる。そこで、第8図0に示す第2標準パターン5
0aと合致する領域48aを見つけ出し、第1の基準点
を決定する。なお、第2の実施例におけるワイヤボンデ
ィングは、基準位置決定用セラミック基板表面44a、
49aの形状と形成位置が異なる点を除いては第1の実
施例と全(同一に行われる。従って、第2の実施例は第
1の実施例と同様な作用効果を有する。更に。Image recognition by the automatic wire bonder in the thick film circuit device 14a shown in FIG. 7 is also performed in the same manner as in the first embodiment. That is, a binarized image 115a schematically shown in FIG. 8(4) is obtained by projecting the first region 42a shown surrounded by a square in FIG. 7 on a square camera. At this time, the thick film conductor 62 will surely become a "white J pixel, but the surface 4da of the ceramic substrate for reference position determination, which consists of the non-printed part of the conductor paste where @+s, +7 is 0.3 mm, will become a "black" pixel. . Therefore, Figure 8C
Area 4 that matches the first standard pattern 115a shown in B)
6a and determine the first reference point. Next, the second area 47a is also captured on the camera in the same way as shown in FIG.
) A VC binarized image 48a is obtained. At this time, the second cross-shaped
The surface 49a of the ceramic board for determining the reference position becomes the "black pixel. Therefore, the second standard pattern 5 shown in FIG.
A region 48a that matches 0a is found and a first reference point is determined. Note that the wire bonding in the second embodiment is performed on the ceramic substrate surface 44a for reference position determination;
The second embodiment is carried out in the same manner as the first embodiment except for the difference in the shape and formation position of 49a. Therefore, the second embodiment has the same operation and effect as the first embodiment.
第2の実施例では1つの配線用厚膜導体62.65の中
に導体ペーストの非印刷領域を設けて基準位置決定用ヤ
ラミック基板表面44a、49aとしているので、第1
の実施例のように別の配線用厚膜導体との間の間隔を狭
くすることが不要になり、配線用厚膜導体相互間の耐圧
低下を招くおそれがない。In the second embodiment, a non-printing area of conductor paste is provided in one thick film conductor 62, 65 for wiring to serve as the surfaces 44a and 49a of the Yaramic board for determining the reference position.
It is no longer necessary to narrow the distance between the thick film conductors for wiring as in the embodiment described above, and there is no risk of lowering the withstand voltage between the thick film conductors for wiring.
なお、基準位置決定用セラミック基板表面44a、49
aを囲む部分に電流を流丁ことができるので、配線用厚
膜導体32.35の中に基準位置決定用セラζツク基板
表面44a、d9aを設けることによって回路装置がさ
ほど大型にならない。Note that the ceramic substrate surfaces 44a and 49 for determining the reference position
Since the current can be passed through the portion surrounding a, the circuit device does not become very large by providing the reference position determining ceramic substrate surfaces 44a, d9a in the wiring thick film conductor 32.35.
〔第6の実施例〕
第9図及び第10図は本発明の第3の実施例を示す。こ
の第3の実施例は基準位置決定用セラミック基板表面d
4b、49bをL字形にし、た点を除いては第2の実施
例と同一である。この第6の実施例においては、基準位
置決定用セラミック基板表面44b、49bが厚膜導体
32.35の中に幅110・ Ill・112・ 11
3を有するように設けられている。110〜1】3はそ
れぞれ0.35mrrlJ下の0.30mmに設定され
ているので、第1及び第2の領域42b、47bを第1
の実施例と同様にテレビカメラでとらえ1画像認識する
と、第10図(At (C)に模式的に示す2値化画像
45b、48bが得られる。即ち、第9図の110〜1
13は「黒」画素となる。そこで、第10図のノΩに示
す第1及び第2標準パターン45b、50bvc合致す
る領域46b、51bを見つけ出し、第1及び第2の基
準点を第1の実施例と同様に決定する。[Sixth Embodiment] FIGS. 9 and 10 show a third embodiment of the present invention. This third embodiment is based on the ceramic substrate surface d for reference position determination.
This embodiment is the same as the second embodiment except that 4b and 49b are L-shaped. In this sixth embodiment, the ceramic substrate surfaces 44b and 49b for reference position determination have a width of 110.Ill.112.11 within the thick film conductor 32.35.
3. 110~1]3 is set to 0.30mm below 0.35mrrlJ, so the first and second regions 42b and 47b are
When one image captured by a television camera is recognized in the same manner as in the embodiment, binarized images 45b and 48b schematically shown in FIG. 10 (At(C)) are obtained.
13 is a "black" pixel. Therefore, regions 46b and 51b corresponding to the first and second standard patterns 45b and 50bvc shown at Ω in FIG. 10 are found, and the first and second reference points are determined in the same manner as in the first embodiment.
本発明は上述の実施例に限定されるものでなく。 The invention is not limited to the embodiments described above.
例えば次の変形が可能なものである。For example, the following transformations are possible.
(1) 第11図に示す如くナラεツタ基板31上の
配線用厚膜導体62の中に縦方向(一方向)のみに延び
る0、35 mm以下の@1の導体ペースト非印刷領域
から成る基準位置決定用セラミック基板表面44cを設
けてもよい。この場合には点線で囲んだ部分に対応する
標準パターンを用意する。(1) As shown in Fig. 11, it consists of a conductor paste non-printing area of 0.35 mm or less @1 extending only in the vertical direction (one direction) in the wiring thick film conductor 62 on the oak ε ivy board 31. A ceramic substrate surface 44c for determining a reference position may be provided. In this case, a standard pattern corresponding to the area surrounded by dotted lines is prepared.
(2)第12図に示す配線用厚膜導体62のポンディン
グパッド32aと厚膜導体33のボンデイングバソド3
3aとの間に一方向にのみ廷びる0、35mm以下の幅
lの導体ペースト非印刷領域ρ・ら成る基準位置決定用
セラミック基板表面44dを設けてもよい。この場合に
も点線で囲んだ部分に対応する標準パターンを用意する
。(2) Bonding pad 32a of thick film conductor 62 for wiring and bonding bath 3 of thick film conductor 33 shown in FIG.
3a may be provided with a reference position determining ceramic substrate surface 44d consisting of a conductor paste non-printing area ρ having a width l of 0.35 mm or less and extending only in one direction. In this case as well, a standard pattern corresponding to the portion surrounded by the dotted line is prepared.
f3+ 16〜113及び1も0.2〜0.35mm
の範囲にすることが基準パターンを明確に得るために好
ましい。f3+ 16-113 and 1 also 0.2-0.35mm
In order to clearly obtain a reference pattern, it is preferable to set the value within the range of .
(41配線用厚膜導体に対向させて電気的接続に無関係
の厚膜導体を設け、これ等の間を幅0.35mm以下の
導体ペースト非印刷領域とし、これを基準位置決定用セ
ラミック基板表面として使用してもよい。(41 A thick film conductor unrelated to electrical connection is provided opposite the thick film conductor for wiring, and a conductor paste non-printing area with a width of 0.35 mm or less is provided between them, and this is set on the surface of the ceramic substrate for reference position determination. May be used as
上述から明らかな如く、本発明は次の効果を有する0
(11ガラス膜又は抵抗の上に導体から成る画像認識専
用標識を形成する従来の場合と遜色のない良好な画像認
識(高い画像認識率と高いボンディング位置精度)が可
能になる。As is clear from the above, the present invention has the following effects: (11) good image recognition (high image recognition rate) comparable to the conventional case of forming a dedicated image recognition mark made of a conductor on a glass film or resistor; and high bonding position accuracy).
(2)画像認識専用の厚膜を印刷及び焼成工程で形成す
ることが不要になり1回路装置の低コスト化が可能にな
る。(2) It is no longer necessary to form a thick film dedicated to image recognition through printing and baking processes, making it possible to reduce the cost of a single-circuit device.
第1図は本発明の実施例に係わる画像認識のパターンを
模式的に示す図であり、因は第1の領域を示し、■は第
1の標準パターンを示し、0は第2の領域を示し−([
1は第2の標準パターンを示す図、
第2図はハイブリッドICを示す平面図。
第6図は厚膜回路装置の一部を示す平面図。
第4図は自動ワイヤボンダを概略的に示すブロック図。
第5図はワイヤをボンディングした後の厚膜回路装置を
示す平面図。
第6図面は従来の画像認識専用標識を示す平面図、
第6図ω)は第6図面の標識のB−B線断面図。
第7図は第2の実施例の厚膜回路装置の一部を示す平面
図。
第8図は第1図に対応させて第2の実施例における画像
認識パターンを模式的に示す因、第9図は第6の実施例
の厚膜回路装置の一部を示す平面図、
第10図は第1図に対応させて第3の実施例における画
像認識パターンを模式的に示す図。
第11図及び第12図は変形例の厚膜回路装置の一部を
示す平面図である。
61・・・ヤラビツク基板、32〜38・・・厚膜導体
。
42・・・第1の領域、44・・・基準位置決定用セラ
ミック基板表面、45・・・第1の標準パターン。
代 理 人 高 野 則 次第3図
第5図
第6図
第7図
第10図FIG. 1 is a diagram schematically showing the image recognition pattern according to the embodiment of the present invention, where 0 indicates the first area, ■ indicates the first standard pattern, and 0 indicates the second area. Show - ([
1 is a diagram showing the second standard pattern, and FIG. 2 is a plan view showing the hybrid IC. FIG. 6 is a plan view showing a part of the thick film circuit device. FIG. 4 is a block diagram schematically showing an automatic wire bonder. FIG. 5 is a plan view showing the thick film circuit device after wire bonding. The sixth drawing is a plan view showing a conventional sign exclusively for image recognition, and FIG. 6) is a cross-sectional view taken along the line BB of the sign in the sixth drawing. FIG. 7 is a plan view showing a part of the thick film circuit device of the second embodiment. FIG. 8 schematically shows an image recognition pattern in the second embodiment corresponding to FIG. 1, and FIG. 9 is a plan view showing a part of the thick film circuit device of the sixth embodiment. FIG. 10 is a diagram schematically showing an image recognition pattern in the third embodiment, corresponding to FIG. 1. FIGS. 11 and 12 are plan views showing a portion of a modified thick film circuit device. 61... Yarabikku substrate, 32-38... Thick film conductor. 42... First region, 44... Ceramic substrate surface for reference position determination, 45... First standard pattern. Agent Nori Takano Figure 3 Figure 5 Figure 6 Figure 7 Figure 10
Claims (1)
導体に対するワイヤボンディング位置を2値化画像デー
タによる画像認識に基づいて決定し、前記ワイヤボンデ
ィング位置にワイヤをボンディングすることを含む回路
装置の製造方法において、約0.35mm以下の間隔で
互いに対向している第1の部分と第2の部分とを有する
厚膜導体をセラミック基板上に設け、前記約0.35m
m以下の間隔の領域を基準位置決定用セラミック基板表
面として使用し、前記基準位置決定用セラミック基板表
面を含む領域を画像認識により抽出し、この抽出によつ
て得られた前記基準位置決定用セラミック基板表面の位
置を基準にしてワイヤボンディング位置を決定してワイ
ヤボンディングすることを特徴とする回路装置の製造方
法。(1) A circuit including forming a thick film conductor on a ceramic substrate, determining a wire bonding position for the thick film conductor based on image recognition using binary image data, and bonding a wire to the wire bonding position. In a method of manufacturing a device, a thick film conductor having a first portion and a second portion facing each other with a spacing of about 0.35 mm or less is provided on a ceramic substrate;
A region having an interval of 1 m or less is used as the surface of the ceramic substrate for reference position determination, a region including the surface of the ceramic substrate for reference position determination is extracted by image recognition, and the ceramic for reference position determination obtained by this extraction is A method for manufacturing a circuit device, comprising determining a wire bonding position based on a position on a substrate surface and performing wire bonding.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63009128A JPS64793A (en) | 1987-02-09 | 1988-01-18 | Manufacture of circuit device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62-28466 | 1987-02-09 | ||
| JP2846687 | 1987-02-09 | ||
| JP63009128A JPS64793A (en) | 1987-02-09 | 1988-01-18 | Manufacture of circuit device |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JPH01793A true JPH01793A (en) | 1989-01-05 |
| JPS64793A JPS64793A (en) | 1989-01-05 |
| JPH0524679B2 JPH0524679B2 (en) | 1993-04-08 |
Family
ID=26343788
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63009128A Granted JPS64793A (en) | 1987-02-09 | 1988-01-18 | Manufacture of circuit device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS64793A (en) |
-
1988
- 1988-01-18 JP JP63009128A patent/JPS64793A/en active Granted
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US12100690B2 (en) | LED display unit group and display panel | |
| US5801438A (en) | Semiconductor device mounting and multi-chip module | |
| KR101769740B1 (en) | Fingerprint sensor package and method of manufacturing the same | |
| US4697204A (en) | Leadless chip carrier and process for fabrication of same | |
| US20250393118A1 (en) | Flip-chip bonding structure and circuit board thereof | |
| JP2901356B2 (en) | Hybrid integrated circuit | |
| JPH0524679B2 (en) | ||
| JP2004304643A (en) | Remote control sensor unit and its manufacturing method | |
| JP2596750Y2 (en) | Printed board | |
| JPH05218509A (en) | Optical semiconductor device | |
| CN204009954U (en) | Fingerprint recognition module | |
| JPH11307941A (en) | Multilayer circuit board | |
| JP2001177151A (en) | Chip component type LED | |
| JP2001024303A (en) | Recognition mark | |
| JP2001110943A (en) | IC package | |
| JPH05283825A (en) | Printed-circuit board with identification mark | |
| JP2939582B2 (en) | Pattern alignment method | |
| JPH03129862A (en) | Glass sealed type semiconductor device | |
| JP2534515B2 (en) | Electronic component mounting board | |
| JPH085826Y2 (en) | IC card module substrate | |
| JP2723742B2 (en) | Semiconductor device | |
| JP3528366B2 (en) | Integrated circuit device | |
| JPS62214635A (en) | Detecting device and detecting/processing device | |
| JP2954498B2 (en) | Method for estimating joint position of electronic components | |
| JPH02224184A (en) | Method for detecting position of hybrid integrated circuit substrate |