JPH018007Y2 - - Google Patents
Info
- Publication number
- JPH018007Y2 JPH018007Y2 JP1980097366U JP9736680U JPH018007Y2 JP H018007 Y2 JPH018007 Y2 JP H018007Y2 JP 1980097366 U JP1980097366 U JP 1980097366U JP 9736680 U JP9736680 U JP 9736680U JP H018007 Y2 JPH018007 Y2 JP H018007Y2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- circuit
- feedback
- resistance value
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Description
【考案の詳細な説明】
本考案は電流を電圧に変換する回路において、
帰還抵抗器を切換える際に発生するスパイクノイ
ズを抑制した電流−電圧変換回路に関するもので
ある。
帰還抵抗器を切換える際に発生するスパイクノイ
ズを抑制した電流−電圧変換回路に関するもので
ある。
第１図は従来の抵抗器切換え回路を備えた電流
−電圧変換回路のブロツク図である。この回路は
周知の回路であり、入力端子１，２間に接続され
た試験素子３に流れる電流Ｉを、高利得増幅器４
の入出力端子間に接続された帰還抵抗器５等によ
り電圧を変換し、出力端子１２より前記電流に比
例した電圧VAを導出するものである。ここで帰
還抵抗器は試験素子３に流れる電流の大きさに応
じて通常切換えられる。この切換えはスイツチ
（リードリレー）７をオン、オフすることにより
行なわれる。しかしながら例えばスイツチ７をオ
ンにした瞬間には、増幅器４の応答速度は有限の
ため、この抵抗変化に瞬時には応答できず、出力
電圧VAは一定で、増幅器４の入力端（入力端子
２、入力電圧VB）にスパイクノイズが発生する。
このスパイクノイズは通常数Ｖにもなり、試験素
子３として半導体素子を接続した場合には、その
測定条件を変える等の悪影響を及ぼす。
−電圧変換回路のブロツク図である。この回路は
周知の回路であり、入力端子１，２間に接続され
た試験素子３に流れる電流Ｉを、高利得増幅器４
の入出力端子間に接続された帰還抵抗器５等によ
り電圧を変換し、出力端子１２より前記電流に比
例した電圧VAを導出するものである。ここで帰
還抵抗器は試験素子３に流れる電流の大きさに応
じて通常切換えられる。この切換えはスイツチ
（リードリレー）７をオン、オフすることにより
行なわれる。しかしながら例えばスイツチ７をオ
ンにした瞬間には、増幅器４の応答速度は有限の
ため、この抵抗変化に瞬時には応答できず、出力
電圧VAは一定で、増幅器４の入力端（入力端子
２、入力電圧VB）にスパイクノイズが発生する。
このスパイクノイズは通常数Ｖにもなり、試験素
子３として半導体素子を接続した場合には、その
測定条件を変える等の悪影響を及ぼす。
したがつて本考案は上記欠点を除去するために
なされたもので、本考案は帰還抵抗器の切換え時
に発生するスパイクノイズを抑制できる電流−電
圧変換回路を提供することである。
なされたもので、本考案は帰還抵抗器の切換え時
に発生するスパイクノイズを抑制できる電流−電
圧変換回路を提供することである。
第２図は本考案の一実施例による抵抗器切換え
回路を備えた電流−電圧変換回路のブロツク図で
ある。第１図と同一部分には同一符号が付してあ
る。第１図と異なる部分のみ説明する。増幅器４
の入出力端子間にスイツチ７、帰還抵抗器９およ
び１１より成る直列回路が接続される。そして抵
抗器９と１１の結合点と基準電位点間に接合形
FET，MOSFET、バイポーラ・トランジスタ等
の半導体スイツチ１９が接続される。１５，１７
はそれぞれスイツチ制御回路、鋸歯状波信号発生
器であり、端子１３に印加される制御信号VPに
応答して信号VQ、VGをそれぞれ発生する。信号
VQはスイツチ７に、信号VGは半導体スイツチ１
９の制御端子にそれぞれ印加される。なおスイツ
チ７は抵抗器９，１１を含む帰還回路を完全にオ
フするためのもので、必須要件ではない。
回路を備えた電流−電圧変換回路のブロツク図で
ある。第１図と同一部分には同一符号が付してあ
る。第１図と異なる部分のみ説明する。増幅器４
の入出力端子間にスイツチ７、帰還抵抗器９およ
び１１より成る直列回路が接続される。そして抵
抗器９と１１の結合点と基準電位点間に接合形
FET，MOSFET、バイポーラ・トランジスタ等
の半導体スイツチ１９が接続される。１５，１７
はそれぞれスイツチ制御回路、鋸歯状波信号発生
器であり、端子１３に印加される制御信号VPに
応答して信号VQ、VGをそれぞれ発生する。信号
VQはスイツチ７に、信号VGは半導体スイツチ１
９の制御端子にそれぞれ印加される。なおスイツ
チ７は抵抗器９，１１を含む帰還回路を完全にオ
フするためのもので、必須要件ではない。
以下動作を説明する。第３図は帰還抵抗器（レ
ンジ抵抗器）の大きさに応じて作られる２個の構
成およびこれらの各種動作時における等価回路を
示したものである。第４図は各部動作波形図であ
る。以下半導体スイツチ１９をＮチヤンネル
FETとして場合を別けて説明する。
ンジ抵抗器）の大きさに応じて作られる２個の構
成およびこれらの各種動作時における等価回路を
示したものである。第４図は各部動作波形図であ
る。以下半導体スイツチ１９をＮチヤンネル
FETとして場合を別けて説明する。
第３図のａの場合
この構成は第２図の構成と同一であるが、原理
的に不必要な部分は省略してある。RR1とは抵抗
器９と１１との直列合成抵抗器を示し、オンとは
この合成抵抗器が抵抗器５に並列接続され、帰還
抵抗値がこの直列合成抵抗器の抵抗値でほぼ定ま
る場合をいい、オフとは等価的に並列接続されな
い場合をいう。この構成はR5＝100MΩ，R9＝
990KΩ，R11＝10KΩのような高抵抗切換え時に
用いられる。まず帰還抵抗値がほぼR9＋R11＝
1MΩとなるように帰還抵抗器を切換える場合
（並列接続）について説明する。この場合の等価
回路は第３図のｂに示してある。第４図を参照す
る。信号VPがON信号からOFF信号になり、信号
VGは最大から最大に向つて一定のスルー・
レート（slew rate、傾斜、電圧／時間）で変化
する。VGがある値まで下がるとFET１９はオン
からオフに向つて緩慢に変化する。即ちFET１
９のドレイン・ソース間の抵抗値（RF）は緩慢
に変化する。VGがさらに下つたある時点でFET
１９は完全にオフになる。VQはVQ1のように変化
する。ここでFET１９の一方の端子と抵抗器１
１の結合点ｓの電圧は、出力電圧VAをR11と
RFOFFの分電圧でVS≒VAである。R5≫（R9＋R11）
であるから入力電流Ｉは抵抗器９，１１を通つて
流れ、帰還抵抗値はほぼR9＋R11で定まり帰還抵
抗器が切換えられたことになる。上記説明したこ
とにより明らかなようにFET１９の抵抗値は緩
慢に切換えられ、よつてその速度に増幅器４は追
従できるので、即ちVGのスルー・レートより増
幅器４のスルー・レートが大なので、VBにスパ
イクノイズは発生しない。
的に不必要な部分は省略してある。RR1とは抵抗
器９と１１との直列合成抵抗器を示し、オンとは
この合成抵抗器が抵抗器５に並列接続され、帰還
抵抗値がこの直列合成抵抗器の抵抗値でほぼ定ま
る場合をいい、オフとは等価的に並列接続されな
い場合をいう。この構成はR5＝100MΩ，R9＝
990KΩ，R11＝10KΩのような高抵抗切換え時に
用いられる。まず帰還抵抗値がほぼR9＋R11＝
1MΩとなるように帰還抵抗器を切換える場合
（並列接続）について説明する。この場合の等価
回路は第３図のｂに示してある。第４図を参照す
る。信号VPがON信号からOFF信号になり、信号
VGは最大から最大に向つて一定のスルー・
レート（slew rate、傾斜、電圧／時間）で変化
する。VGがある値まで下がるとFET１９はオン
からオフに向つて緩慢に変化する。即ちFET１
９のドレイン・ソース間の抵抗値（RF）は緩慢
に変化する。VGがさらに下つたある時点でFET
１９は完全にオフになる。VQはVQ1のように変化
する。ここでFET１９の一方の端子と抵抗器１
１の結合点ｓの電圧は、出力電圧VAをR11と
RFOFFの分電圧でVS≒VAである。R5≫（R9＋R11）
であるから入力電流Ｉは抵抗器９，１１を通つて
流れ、帰還抵抗値はほぼR9＋R11で定まり帰還抵
抗器が切換えられたことになる。上記説明したこ
とにより明らかなようにFET１９の抵抗値は緩
慢に切換えられ、よつてその速度に増幅器４は追
従できるので、即ちVGのスルー・レートより増
幅器４のスルー・レートが大なので、VBにスパ
イクノイズは発生しない。
次に帰還抵抗値がR5のみで定まるように帰還
抵抗器を切換える場合ついて説明する。この場合
の等価回路は第３図のＣに示してある。VPがオ
ンからオフになると、それと同時にまたは少し遅
れて、信号VGを最大から最大に向つて一定
のスルー・レートで変化させる。即ちFET１９
をオンからオフに向つて変化させる。VGがある
値に達するとFET１９はオンになり始め、その
抵抗値は緩慢に変化される。そしてFET１９は
その後完全にオンになる。この場合VS≒0Vとな
り入力電流Ｉは帰還抵抗器５を通つて流れ、帰還
抵抗器は抵抗器５のみによつて定まる。この場合
もFET１９のソース・ドレイン間抵抗値は緩慢
に変化するためVBにスパイクノイズは発生しな
い。なお、FET１９はリレー７がオンの期間中
にオン／オフされねばらないので、FET１９が
オンになつた後にVQ1はオフにされる。即ち、制
御回路１５には遅延回路があり、VPがオンにな
つた後、遅延時間を経てVQ1はオフになる。
抵抗器を切換える場合ついて説明する。この場合
の等価回路は第３図のＣに示してある。VPがオ
ンからオフになると、それと同時にまたは少し遅
れて、信号VGを最大から最大に向つて一定
のスルー・レートで変化させる。即ちFET１９
をオンからオフに向つて変化させる。VGがある
値に達するとFET１９はオンになり始め、その
抵抗値は緩慢に変化される。そしてFET１９は
その後完全にオンになる。この場合VS≒0Vとな
り入力電流Ｉは帰還抵抗器５を通つて流れ、帰還
抵抗器は抵抗器５のみによつて定まる。この場合
もFET１９のソース・ドレイン間抵抗値は緩慢
に変化するためVBにスパイクノイズは発生しな
い。なお、FET１９はリレー７がオンの期間中
にオン／オフされねばらないので、FET１９が
オンになつた後にVQ1はオフにされる。即ち、制
御回路１５には遅延回路があり、VPがオンにな
つた後、遅延時間を経てVQ1はオフになる。
第３図のｄの場合
この構成は第３図のａの場合と異なり、抵抗器
９と直列にFET２０が接続され、そして抵抗器
９とFET２０の結合点ｓと基準電位点間に抵抗
器１３が接続される。この構成はR5＝10KΩ，
R9＝75Ω，R13＝10KΩのような低抵抗切換え時
に用いられる。まず帰還抵抗値がほぼR9＋RFON
＝100Ωとなるように帰還抵抗器を切換える場合
（並列接続）について説明する。この場合の等価
回路は第３図のｅに示してある。FET２０をオ
フからオンに向つて変化させる。VGがある値に
なるとFET２０はオンになり始めその抵抗値は
緩慢に変化される。FET２０が完全にオンにな
つたときVS≒VAであり、帰還抵抗値はほぼR9＋
RFONで定まる。VQはVQ2のように変化する。
９と直列にFET２０が接続され、そして抵抗器
９とFET２０の結合点ｓと基準電位点間に抵抗
器１３が接続される。この構成はR5＝10KΩ，
R9＝75Ω，R13＝10KΩのような低抵抗切換え時
に用いられる。まず帰還抵抗値がほぼR9＋RFON
＝100Ωとなるように帰還抵抗器を切換える場合
（並列接続）について説明する。この場合の等価
回路は第３図のｅに示してある。FET２０をオ
フからオンに向つて変化させる。VGがある値に
なるとFET２０はオンになり始めその抵抗値は
緩慢に変化される。FET２０が完全にオンにな
つたときVS≒VAであり、帰還抵抗値はほぼR9＋
RFONで定まる。VQはVQ2のように変化する。
第３図のｆの場合はFET２０がオフになるよ
うに制御され、帰還抵抗値はほぼR5で定まる。
なおレンジ抵抗値の大小によつて第３図のａとｄ
に構成を区別したのは、例えば第３図のｆの場合
をｃと同一構成にすると、RFONがかなりの値をも
つことからVS≒0Vになし得ないからである。
うに制御され、帰還抵抗値はほぼR5で定まる。
なおレンジ抵抗値の大小によつて第３図のａとｄ
に構成を区別したのは、例えば第３図のｆの場合
をｃと同一構成にすると、RFONがかなりの値をも
つことからVS≒0Vになし得ないからである。
以上の説明より明らかなように本考案によれば
帰還抵抗器の切換え時に発生するスパイクノイズ
は抑制され、試験素子３として半導体素子を接続
してもその特性測定に悪影響を与えることはな
い。本考案は半導体素子に流れる電流を電圧に変
換し、該電流を検出する装置に使用して効果が極
めて大である。
帰還抵抗器の切換え時に発生するスパイクノイズ
は抑制され、試験素子３として半導体素子を接続
してもその特性測定に悪影響を与えることはな
い。本考案は半導体素子に流れる電流を電圧に変
換し、該電流を検出する装置に使用して効果が極
めて大である。
第１図は従来の抵抗器切換え回路を備えた電流
−電圧変換回路のブロツク図、第２図は本考案の
一実施例による抵抗器切換え回路を備えた電流−
電圧変換回路のブロツク図、第３図は本考案の他
実施例を含む本考案の動作説明図、第４図は本考
案の各部波形図である。 ３：試験素子、７：スイツチ、１５：スイツチ
制御回路、１７：鋸歯状波信号発生器、１９：半
導体スイツチ。
−電圧変換回路のブロツク図、第２図は本考案の
一実施例による抵抗器切換え回路を備えた電流−
電圧変換回路のブロツク図、第３図は本考案の他
実施例を含む本考案の動作説明図、第４図は本考
案の各部波形図である。 ３：試験素子、７：スイツチ、１５：スイツチ
制御回路、１７：鋸歯状波信号発生器、１９：半
導体スイツチ。
Claims (1)
- 増幅器の入出力端子間に帰還抵抗器を接続し、
該増幅器への入力電流を電圧に変換する回路にお
いて、抵抗器と抵抗器（または半導体スイツチ）
との直列回路と、前記抵抗器と抵抗器（または半
導体スイツチ）との結合点と基準電位点との間に
接続された半導体スイツチ（または抵抗器）と、
前記半導体スイツチの制御端子に接続された鋸歯
状波信号発生器とより成る抵抗器切換え回路を前
記直列回路が前記帰還抵抗器に並列接続されるよ
うに前記増幅器の入出力端子間に接続し、前記半
導体スイツチのオン／オフ動作に応答して、前記
増幅器の入出力端子間の帰還抵抗値を前記帰還抵
抗器または前記直列回路による抵抗値に実質的に
切換えるようにした抵抗器切換え回路を備えた電
流−電圧変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1980097366U JPH018007Y2 (ja) | 1980-07-10 | 1980-07-10 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1980097366U JPH018007Y2 (ja) | 1980-07-10 | 1980-07-10 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5723614U JPS5723614U (ja) | 1982-02-06 |
| JPH018007Y2 true JPH018007Y2 (ja) | 1989-03-02 |
Family
ID=29459154
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1980097366U Expired JPH018007Y2 (ja) | 1980-07-10 | 1980-07-10 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH018007Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2568851Y2 (ja) * | 1991-04-23 | 1998-04-15 | 松下電工株式会社 | 屋根パネルのケラバ納め構造 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4821542U (ja) * | 1971-07-23 | 1973-03-12 | ||
| JPS589922B2 (ja) * | 1976-08-10 | 1983-02-23 | 三菱電機株式会社 | 光フアイバコネクタ |
-
1980
- 1980-07-10 JP JP1980097366U patent/JPH018007Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5723614U (ja) | 1982-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4110641A (en) | CMOS voltage comparator with internal hysteresis | |
| US3942039A (en) | Distortionless FET switching circuit | |
| JPS6318363B2 (ja) | ||
| JP3085803B2 (ja) | 差動電流源回路 | |
| JPS6221447B2 (ja) | ||
| JPH018007Y2 (ja) | ||
| JPH09130227A5 (ja) | ||
| US5144514A (en) | Transistor device drive circuit | |
| US4085340A (en) | Range switching transient eliminator circuit | |
| JPH0160973B2 (ja) | ||
| US3916293A (en) | Signal clipping circuit utilizing a P-N junction device | |
| JP2973654B2 (ja) | 静止形補助リレー回路 | |
| JPH02177724A (ja) | 出力バッファ回路 | |
| US4730123A (en) | Circuit for driving a capacitive load which provides low current consumption | |
| JP2976439B2 (ja) | 多利得増幅器 | |
| JPH0258641B2 (ja) | ||
| JPH027534B2 (ja) | ||
| JPS61263305A (ja) | ヒステリシスコンパレ−タ | |
| JPH0149026B2 (ja) | ||
| WO1999056139A1 (fr) | Appareil permettant de detecter les defaillances d'un dispositif a solenoide | |
| JP2944337B2 (ja) | レベル変換回路 | |
| JPH0136069B2 (ja) | ||
| JPS6311768Y2 (ja) | ||
| JP2871804B2 (ja) | 波形整形回路 | |
| JPS63114315A (ja) | 直流クランプ回路 |