JPH01814A - 相補信号出力回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、入力信号に対して同相及び逆４（１となる
相補信号を得る相浦信号出り回路に関する。

（従来の技術） 第９図は論理回路等のクロック信号として用いられ、互
いに逆相となる相補信号を１％るための相補信号出力回
路の構成を示す図である。

第９図に示す相補信号出力回路は、例えばＣＭＯＳから
なるインバータ回路ｌｌ−Ｉ４により構成されており、
人力信号（ＩＮ）をインバータ回路１１で受けてこれを
反転し、インバータ回路１１の出力をインバータ回路■
２により反転し、さらに、インバータ回路Ｔ２の出力を
インバータ回路１３により反転して、インバータ回路Ｉ
−＋の出力を入力信号と逆相となる相補信号φとして（
ｑでいる。一方、インバータ回路１１の出力をインバー
タ回路１４で反転して、インバータ回路Ｉ４の出力を入
力信号と同相となる相補信号φとしで（９（いる。

したがって、このような構成にあつでは、相補信号φは
入力信号に対して縦続接続された奇数段のインバータ回
路Ｉｔ　、１２．Ｉ３によってｉ！７られるのに対して
、相補信号φは入力信号に対して縦続接続された偶数段
のインバータ回路１＋。

［４にＪ、って得られる。すなわち、相補信号φは入力
信号に対して２段分のインバータ回路の遅延時間で出力
されるのに対して、相補信号φは入力信号に対して３段
分のインバータ回路の遅延時間で出力されることになり
、相補信号φは、第１０図の動作波形図に示すように、
相補信号φに比べて１段分のインバータ回路の遅れが生
じることになる。

（発明が解決しようとする問題点） 以上説明したように、第９図に示づような相補信号出力
回路にあっては、入力信号と同相の相補信号φと、入力
信号と逆相の相補信号φとは、人力信号に対して異なる
段数のインバータ回路を介して与えられるために、相補
信号φと相補信号φとはスイッチング１．１間がｎなる
という問題があった。

そこで、この発明は、上記に鑑みてなされたものであり
、その目的とするところは、入力信号と同相の相補信号
と、入力信号と逆相の相補信号との入力信号に対Ｊ゛る
スイッチング時間を簡＋ｇな構成で同程度にすることが
できる相補信号出力回路を提供することにある。

［発明の構成］ （問題点を解決するための手段） 上記目的を達成するために、この発明【よ、入力信号を
直列に接続された複数の反転回路のうち初段の反転回路
で受けて、偶数段目の反転回路の出力端に入力信号と同
相の相補信号を与え、奇数段目の反転回路の出力端に入
力信号と逆相の相補信号を与える相補信号出力回路にし
て、入力信号と同相の信号によって導通制御されて館記
偶数段１］の反転回路の出／Ｊ端と電源との間に接ｖｃ
されたトランジスタ及び／又は入力信号と逆相の信号に
よって導通制御されて前記奇数段目の反転回路の出力端
と電源との間に接続されたトランジスタから構成される
。

（作用） 上記構成において、この発明は、偶数段目の反転回路の
出力端と電源との間に接続されたトランジスタを入力と
同相の信号により導通１１１１　ｍｌすることにより、
あるいは、奇数段目の反転回路の出力端と電源との間に
接続されたトランジスタを入力信号と逆相め信号により
導通υ制御することにより、互に逆相となる相補信号の
一方あるいは両方のスイッチング動作を補うようにして
いる。

（実施例） 以下、図面を用いにの発明の詳細な説明する。

第１図はこの発明の一実施例に係る相補信号出力回路の
構成を示す図である。

第１図に示す相補信号出力回路は、縦続接続されれたイ
ンバータ回路１ｓ、Ｉａ、ｌｙとＮＰＮ型のバイポーラ
トランジスタＱ１とを有しており、相補信号φ、φの負
荷が比較的軽い場合の構成を示したものである。

インバータ回路Ｉ５は、入力信号（ＩＮ＞を受けてこれ
を反転し、その出）ｊをインバータ回路１θに与える。

インバータ回路■６は、インバータ回路１５の出力を受
けてこれを反転し、入力信号に対して同相となる相補信
号φを与える。インバータ回路Ｉ７は、インバータ回路
Ｉ６の出力である相補信号φを受けてこれを反転し、入
力信号に対して逆相となる相補信号φを与える。

バイポーラトランジスタＱ１は、そのベースが電流制限
用の抵抗Ｒを介してインバータ回路Ｉ５の出り端に接続
され、コレクタは電源に接続されており、エミッタはイ
ンバータ回路Ｉ７の出力端に接続されている。

このような構成において、入力信号がハイレベル状態か
らロウレベル状態に立も下がると、インバータ回路ｒ５
の出力はロウレベル状態からハイレベル状態となる。イ
ンバータ回路Ｉ５の出力がロウレベル状態からハイレベ
ル状態に移行すると、インバータ回路■５の出力はイン
バータ回路ＩＢによって反転されて、相補信号φはハイ
レベル状態からロウレベル状態に立ち下がる。

一方、インバータ回路Ｉ５の出力がロウレベル状態から
ハイレベル状態に立ち上がると、バイポーラトランジス
タＱ１が非導通状態から導通状態となる。これにより、
相補信号φはロウレベル状態からハイレベル状（ｆ４　
／＼立ら上がり始める。そして、インバータ回路Ｉ６の
出力すなわら相補信号φがハイレベル状態からロウレベ
ル状態になると、相補信号φがインバータ回路１７によ
って反転されて、相補信号φの１」ウレベル状態からハ
イレベル状態への立ち上げがインバータ回路１７におい
ても行われる。

ケなわち、相補信号φのＮγら下げと相補信号φの立ら
十げは、ともにインバータ回路Ｉ５の出力によって行わ
れ始めることになる。したがって、相補信号φの立ち上
がりエツジと相補信号φの立も下がりエツジの時間差（
スキ］−）は小さくなり、第９図に示した相補信号出力
回路において１９られる相補信号φ、φのスキューに比
べて大幅に小さくすることがでさるようになる。

さらに、入力信号に対する相補信号φの遅延時間は、は
ぼ２段分のインバータ回路の遅延時間となり、第９図に
示した構成においてｊｑられる相補信号φに比べて高速
にすることができる。

第２図は第１図に示した相補信号出力回路を構成りるイ
ンバータ回路＋５．１６．１７を０ＭＯ８で構成した例
を示１図である。

第２図において、インバータ回路１５はＰ　Ｍ○ｙ；　
Ｐ　’！とＮＭＯ３ＮＩとから構成され、インバー／Ｉ
ｌ［ｉｊｌ路１６はＰＭＯ８Ｐ２とＮ　Ｍ　ＯＳ　Ｎ　
２とから構成されてＪ３す、インバータ回路Ｉ７はＰＭ
Ｏ８Ｐ３とＮ　Ｍ　ＯＳ　Ｎ　３とから構成されている
。

このような構成においても、第１図に示したものと同様
の効果を得ることができるとともに、インバータ回路Ｉ
５．Ｉｅ、Ｉｙを０ＭＯ３て°（１４成したことにより
、低消費電力化を図ることができろ。

第３図は第２図に示した相補信号出力回路と同様にイン
バータ回路Ｉｓ、Ｉｓ、Ｉ７を０ＭＯ８で構成した相補
信号出力回路の構成を示す図である。

第３図に示す相補信号量ツノ回路は、第２図に示す相補
信号出力回路に対して、インバータ回路１７を構成する
ＮＭＯ８Ｎ３とグランドとの間に入力信号により導通制
御されるＮＭＯ８Ｎ４を接続した点が異なり、伯の構成
は第２図と同様であり、同−符月をもって示している。

この相補信号出力回路の特徴とするところは、第２図に
示した相補信号出力回路において、インバータ回路■５
の出力がロウレベル状態からハイレベル状態となった後
、ＮＭＯ８Ｎ３が導通状態から非導通状態に移行するま
での間、バイポーラトランジスタＱ１とＮＭＯ８Ｎ３が
ともに導通状態となる期間が存在し、この期間に電源か
らバイポーラトランジスタＱ１及びＮＭＯ８Ｎ３を介し
てグランドに流れる慣通電流を、入力信号がハイレベル
状態からロウレベル状態に立ち下がった際にＮＭＯ８Ｎ
４を導通状態から非導通状態にして防止覆るようにした
ことにある。

したがって、このような構成においても、入力信号の立
ち下がりに対して、相補信号φの立ら上がりエツジと相
補信号φの立ち下がりエツジのスキューを小さくするこ
とができる。

第４図はこの発明の他の実施例に係る相補信号出力回路
の構成を示す回路図である。同図に示す相補信号出力回
路は、インバータ回路Ｉ８と０ＭＯ８で構成されている
。なお、以下に説明する実施例において、同符号を付し
であるものは同一機能を有するものであり、その説明は
省略する。

第４図において、入力信号（ＩＮ）を受けてこれを反転
するインバータ回路Ｉ８の出力には、グー１一端子がイ
ンバータ回路Ｉｓの出力に接続され、ソース＠子が電源
に接続されたＰＭＯ８Ｐ５と、ゲート端子がインバータ
回路Ｉ８の出力に接続され、ソース端子がグランドに接
続されたＮＭＯ３Ｎ５とからなり、互いに接続されたド
レイン端子から相補信号φを出力するインバータ回路Ｉ
９が接続されている。このインバータ回路Ｉ９の出力に
は、ゲート端子に入力信号が与えられ、トレイン端子が
電源に接続されたＮＭＯ８Ｎ６のソースが接続されてい
るとともに、ゲーＩ一端子に八り信号が与えられ、ドレ
イン端子がグランドに接続されたＰＭＯ３Ｐ６のソース
端子が接続されている。

また、インバータ回路１８の入力には、それぞれのゲー
ト端子で入力信号を受け、それぞれのドレイン端子が互
いに接続されたＰ　Ｍ　ＯＳ　Ｐ　７とＮ〜＋０８Ｎ７
とからなり、ｎいに接Ｈされたドレイン端子から相補信
号φを出力するインバータ回路１　＋ｏが接続されてい
る。このインバータ回路１１０の出力には、ゲート端子
がインバータ回路１８の出力に接続され、トレイン端子
が電源に接続されたＮＭＯ８Ｎ８のソース端子が接続さ
れているとともに、ゲート端子がインバータ回路Ｉ８の
出力に接続され、ドレイン端子がグランドに接続された
ＰＭＯ８Ｐ８のソース端子が接続されている。

このような構成において、まずはじめに、入力信号が［
１ウレベルからハイレベルに立ち上がる場合について説
明する。

入力信号が０ウレベルからハイレベルに立ち上がり始め
ると、ＮＭＯ８Ｎ６．Ｎ７が導通状態となり、これによ
り、相補信号φはロウレベルからハイレベルへ立ち上が
り始め、これと同時に、相補信号φはハイレベルからロ
ウレベルへ立ち下がり始める。そして、インバータ回路
１８の出力がハイレベルからロウレベルになると、ＰＭ
Ｏ８Ｐ５、Ｐ８が＞４通状態となる。このため、相補信
号φの立ら上がり及び相補信号φの立ら下がり速変が速
まり、立ち上がり、立も下が−り波形がシャーグなもの
となる。また、相補信号φは、ＰＭＯ８Ｐ５によって電
源電位まで立ち上げられる。

次に、入力信号がハイレベルからロウレベルに立ち下が
る場合について説明する。入力信号がハイレベルからロ
ウレベルに立ち下がり始めると、ＰＭＯ８Ｐ６．Ｐ７が
導通状態となり、これにより、相補信号φはハイレベル
からロウレベルヘラらトがり始め、これと同時に、相補
信号φはロウレベルからハイレベルへ立ち上がり始める
。そして、インバータ回路■８の出力がＬ１ウレベルか
らハイレベルになると、ＮＭＯ８Ｎ５．Ｎ８が導通状態
となる。このため、相補信号φの立ち上がり及び相補信
号φの立ち下がり速度が速まり、立ら上がり、立ち下が
り波形がシャープなものとなる。

このように、一方の相補信号を他方の相補信号を得るた
めの入力信号として用いず、入力信号に対しｒＮＭＯ８
Ｎ６．Ｎ７又はＰＭＯ８Ｐ６．Ｐ７を同時に導通状態に
させるとともに、入力信号ＩＮに対してインバータ回路
１段分の遅延時間後にＰＭＯ８Ｐ５．Ｐ８又はＮＭＯ８
Ｎ５．Ｎ８を同時に導通状態にさせるようにしたので、
相補信号φ、φの立ち上がり、立ち下がり時の交点の電
位をほぼ一致させることが可能となり、入力信号に対す
る相補信号φ、φのスイッチング時間をほぼ同一にする
ことができるようになる。さらに、インバータ回路１　
＋ｏの出力にＰＭＯ８Ｐ８とＮＭＯ３Ｎ８を設けたので
、相補信号φの立も上がり。

＼ンら下がり波形をシャープにすることができる。

第５図はこの発明のさらに他の実施例に係る相補信号出
力回路の構成を示す回路図である。同図に示す相補信号
出力回路は、第４図で示したインバータ回路［８，１９
，１１０とＮＰＮ型のバイポーラトランジスタく以下ｒ
ＢＴＪと呼ぶ）Ｑ２゜Ｑ３とから構成されている。

第５図において、ＢｒＯ３は、そのベース端子に入力信
号が与えられ、コレクタ端子が電源に接続されており、
エミッタ端子がインバータ回路Ｉ９の出力端に接続され
ている。このＢｒＯ３は、入力信号によって導通制御さ
れ、相補信号φの立ち上げを行なうものである。

Ｂ　１’　Ｑ　３は、そのベース端子がインバータ回路
１Ｂの出力端に接続され、コレクタ端子が電源に接続さ
れており、エミッタ端子がインバータ回路１　＋ｏの出
力端に接続されている。このＢ　−１−０３は、インバ
ータ回路］８の出力によって導通ｉ１ｉ＋１　ａｌｌさ
れ、相補信号φの立ち上げを行なうものである。

このような構成において、入力信号がロウレベルからハ
イレベルに立ち上がり始めると、ＢｒＯ３及びＮＭＯ３
Ｎ７が導通状態となり、相補信号φは立ら一トがり始め
、相補信号φは立ち下がり始める。そして、インバータ
回路Ｉ８の出力がハイレベルからロウレベルに立ち下が
ると、ＰＭＯ８Ｐ５は導通状態となり、相補信号φの立
ら上げを行なう。このように、入力信号が立ち上がると
、ＮＭＯ８Ｎ７は導通状態になるのに対して、１）　Ｍ
　ＯＳ　Ｐ　５はインバータ回路Ｉ８の１段分の遅延時
間接に導通状態になるが、この遅れを補なうために、入
力信号の立ち上がりによつ−（ＢｒＯ２を導通状態にさ
せて、相補信号φを立ら上げている。

次に、入力信号がハイレベルからロウレベルに立ち下が
り始めると、Ｐ〜ｌ０８Ｐ７が導通状態と八り相補１古
号φが立ち上がり始める。イしＣ、インバータ回路１８
の出力がロウレベルからハイレベルになると、ＮＭＯ８
Ｎ５が導通状態となり相補信号φが立ら下がり始める。

さらに、これと同時に、ＢｒＯ３は導通状態となり相補
信号φの立ち１−げを行なう。

第６図は、第５図に示した回路における入力信号に対す
る相補信号φ、φのシミュレーシコン結果を示す図であ
る。この第６図に示すように、第５図に示したｐ１路構
成においても、相補信号φ。

φのそれぞれの立ち上がり、立ちＦがりの交点の電位を
ほぼ一致させることが可能となり、スイッチング時間を
ほぼ同一に覆ることができる。さらに、インバータ回路
１９．Ｉ＋ｏの出力端に相補信号φ、φの立ち上げを行
なうバイポーラトランジスタを設けたのぐ、バイポーラ
トランジスタの高電流駆動能力によって、高負荷に対し
てし１目補（１９号ψ、φの立ち上がり波形をシト−プ
に丈ることができる。

第７図はこの発明のさらに他の実施例に係る相補信号出
力回路の構成を示す回路図ぐある。同図に承す相補信号
出力回路は、第２図に示した相補信号出力回路のインバ
ータ回路（ｑＥｔびインバータ回路１１０の出ツノ端に
、相補信号φ、φの立ら上がり速度を速めるためのＮＰ
Ｎ型のＢｒＯ３及びＢｒＯ５を設け、インバータ回路１
ＢをＰＭＯ８Ｐ１０とＮ！ｖｌＯ８Ｎ１０で構成したこ
とを特徴と４る。さらに、この相補信号出力回路は、入
力信号ＩＮを入力回路１１を介してインバータ回路１Ｂ
の入力に与えて、インバータ回路Ｉ９の出ツノから入力
信号と逆相の相補信号φを得るようにし、インバータ回
路１１０の出力端から入力信号と同相の相補信号φを得
るようにしたものである７入力回路１１は、ＰＭＯ８Ｐ
Ｉ　１．Ｐｌ　２、Ｎ〜？０８Ｎ１１．Ｎｌ　２及び８
ＴＱ６から構成されており、入力信号がハイレベルから
ロウレベルになると、ＰＭＯ８Ｐ１１．Ｐｉ　２及びＢ
ｒＯ６が導通状態になり、ハイレベルの相補信号をイン
バータ回路■８の入ツノにＬｉえる。また、入力信号が
ローフレベルからハイレベルになると、ＮＭＯ８Ｎ１１
、Ｎ１２が導通状態となり、ロウレベルの相補信号をイ
ンバータ回路Ｉ８の入力に与える。すなわち、入力回路
１１は、入力信号を反転した信号をインバータ回路Ｉ８
の入力に与えるものである。

ＢｒＯ３は、インバータ回路Ｉ９の出力端とグランドと
の間に接続され、ベース端子が、インバータ回路１Ｂの
出力端とグランドとの間に直列接続されたＮＭＯ８Ｎ　
１３．Ｎ　１４の接続点に接続されでいる。ＮＭＯ８Ｎ
１３は、インバータ回路Ｉ８の出力によって導通制御さ
れ、ＮＭＯ８Ｎ１４は、入力回路１１の出力によって導
通制御されている。

ＢｒＯ５は、インバータ回路Ｔ　＋ｏの出ツノ端とグラ
ンドとの間に接続され、ベース端子がインバータ回路１
管０とグランドとの間に直列接続されたＮＭＯ８ＮＩ　
５．Ｎ１６の接続点に接続されている。ＮＭＯ８Ｎ１５
は、入力回路１１の出力ににって導通制御され、ＮＭＯ
８Ｎ　１６は、インバータ回路ｆ８の出ツノによって導
通制御されている。

このような構成においては、基本的な動作ＬＬ第５図に
示したものと同様となり、相補信号φ、Φの立ら下がり
時に、ＢｒＯ３，ＢｒＯ５が動作して相補信号φ、φの
立ち下がり速度を速めている。

すなわら、入力信号がロウレベルからハイレベルに立ち
上がると、ＮＭＯ８Ｎ５が導通状態となり、相補信号φ
が立ら下がり始めると同時に、ＮＭＯ８Ｎ１３が導通状
態、ＮＭＯ８Ｎ１４が半導通状態となる。これにより、
図示しない角荷から　□ＮＭＯ８Ｎ　１３を介してＢｒ
Ｏ３のベースに電流が流れてＢｒＯ３が導通状態となり
、相補信号φの立ら下がり速度が速められる。

また、入力信号がハイレベルからロウレベルに立ら下が
ると、ＮＭＯ８Ｎ７が導通状態となり。

相補信号φが立ち下がり始めて、ＮＭＯ８Ｎ１５が導通
状態、ＮＭＯ８Ｎ１６が非導通状態となる。

これにより、上述したと同様にＢ　Ｔ　Ｑ　Ｆｉが導通
状態となり、相ｉ＋ｆｉ信号φの立ら下がり速１σが速
められる。

したがって、このようイｒ構成にすることにより、第５
図に示した相補信号出力回路において（すられる効果と
同様の効果を得ることができることに加えて、高負荷に
対しても相補信号φ、φの立ち上がり、立ら下がり波形
をシャープにすることができる。

第８図はこの発明のさらに他の実施例に係る相補信号出
力回路の構成を示す回路図である。この実膿例の特徴と
するところは、第７図に示した相補信号出力回路におい
て、電源からＢｒＯ３とＮＭＯ８Ｎ５を介してグランド
に流れようとする貫通電流を防止するために、ＮＭＯ８
Ｎ５とグランドとの間に入力信号によって導通制御され
るＮＭＯ８Ｎ１７を挿入したことにある。

入力信号がハイレベルからロウレベルに立ち下がると、
ＢｒＯ３は入力回路１１のハイレベルの出力により導通
状態になるのに対して、ＮＭＯ８Ｎ５は入力回路１１の
出力のインバータ回路Ｉ８の１民分の遅延時間後に非導
通状態となる。このため、−時的にＢｒＯ３とＮＭＯ８
Ｎ５とが同時に導通状態となる。そこで、入力信号がハ
イレベルからロウレベルに立ち下がった時に、ＢｒＯ３
が導通状態になる前にＮＭＯ８Ｎ１７を非導通状態にさ
せて、貫通電流を防止するようにしている。

なあ、上記実施例において、インパーク回路は、Ｐ　ｆ
ｖｆ　ＯＳ及びＮＭＯ８からなる０ＭＯ８構成に限定さ
れることはなく、例えばＮＭＯ８と抵抗あるいはＮＭＯ
８のみで構成することもできる。このような構成にして
も、同様の効果を得られることは勿論である。したがっ
て、この発明は上記の実棒例に限定されるものではなく
、適宜の設計的変更を行なうことにより、他の態様でも
実施し得るものぐある。

［発明の効果］ 以上説明したように、この発明によれば、偶数段［１の
反転回路の出り端とｒＦｌｍとの間に接続されたトラン
ジスタと奇数段目の反転回路の出力端と電源との間に接
続されたトランジスタとのうちどららか一方あるいは両
方のトランジスタにより、相補信号の一方あるいは両方
のスイッチング動作を補うようにしたので、各々の相補
信号の入力信号に対するスイッチング時間を簡単な構成
で同程度に４ることがでさるようになる。

【図面の簡単な説明】

第１図はこの発明の一実施例に係る相補信号出力回路の
構成図、第２図及び第３図は第１図に承り相補ＩＡ号出
力回路の置体的な一構成を示す回路図、第４図、第５図
、第７図、第８図はこの発明の他の実施例に係る相補信
号出力回路の構成を示す回路図、第６図は第５図に示す
相浦信号出ツノ回路の動作波形図、第９図は従来の相補
信号出力回路の一構成を示す図、第１０図は第９図に示
す相補信号出力回路のｆｌ）作波形図て・ある。 ＩＩ〜１１０・・・インバータ回路

Claims (1)

【特許請求の範囲】
1. 入力信号を直列に接続された複数の反転回路のうち初段
   の反転回路で受けて、偶数段目の反転回路の出力端に入
   力信号と同相の相補信号を与え、奇数段目の反転回路の
   出力端に入力信号と逆相の相補信号を与える相補信号出
   力回路にして、入力信号と同相の信号によって導通制御
   されて前記偶数段目の反転回路の出力端と電源との間に
   接続されたトランジスタ及び／又は入力信号と逆相の信
   号によつて導通制御されて前記奇数段目の反転回路の出
   力端と電源との間に接続されたトランジスタを有するこ
   とを特徴とする相補信号出力回路。