JPH018965Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案は位相シフト型位置検出装置に関し、特
にその出力の安定化を計つたものである。

検出対象物の位置を検出する装置として位相シ
フト型センサを用いた位相シフト型位置検出装置
がある。位相シフト型センサとは基準交流信号を
検出対象物の位置（回転位置若しくは直線位置）
に応じて位相がシフトされた出力信号を発生する
ものである。この種の位相シフト型位置検出装置
を第１図に示す。同図に示すように、カウント１
はモジユロＭ進（Ｍは任意の整数）であり、クロ
ツク発生回路２から与えられる高速のクロツクパ
ルスCPをその立下りで逐次カウントする。この
カウンタ１のＭ／４進分周段出力がサイン・コサ
イン発生回路３に入力される。このサイン・コサ
イン発生回路３では前記カウンタ１の出力を分周
し且つ90度の位相ずれをもたせた二種類の矩形波
を夫々ローパス・フイルタを通すことにより、そ
の出力としてsinωt、cosωtの信号を得ている。
この出力信号sinωt、cosωtは位相シフト型セン
サ４の一次側４ａ，４ｂに夫々入力される。この
結果位相シフト型センサ４の二次側４ｃからは検
出対象物の位置に対応した位相差θを有する出力
信号sin（ωt＋θ）が得られる。このとき前記出力
信号sinωt、cosωtの周波数はクロツクパルスCP
をＭ分周したものに相当させることができ、した
がつてカウンタ１の１カウントは2π／Ｍ（ラジア
ン）なる位相角に対応する。更に前記出力信号
sin（ωt＋θ）は、コンデンサC₁を介してゼロク
ロス検出用のコンパレータ６の反転入力端子に送
出される。このコンパレータ６の非反転入力端子
には基準電圧V_refが与えられており、このことに
より出力信号sin（ωt＋θ）の正、負極性に対応し
て“１”、“０”のパルス信号S₀を出力するように
なつている。Ｄフリツプフロツプ回路７はそのＤ
入力端子に前記パルス信号S₀を、またＣ入力端子
にクロツクパルスCPを夫々入力してそのＱ出力
端子から立上りが前記パルス信号S₀の立上り、即
ち出力信号sin（ωt＋θ）のゼロ位相（もしくは
180度位相）時に同期するラツチ信号S₁を送出す
る。一方、ラツチレジスタ８にはカウンタ１のカ
ウント内容であるデータＤが逐次与えられてお
り、前記ラツチ信号S₁の入力によりその時点のデ
ータＤがラツチされ当該位置検出装置の出力デー
タD₀として表示器（図示せず）等に送出される。
このときカウンタ１のモジユロ数Ｍは出力信号
sinωtの１周期に対応しているため、カウント値
が位相値に対応しており、例えば、この出力信号
sinωtがゼロ位相のときカウンタ１の全ビツトが
“０”となるように設計できる。かくて位相シフ
ト型センサ４の出力信号sin（ωt＋θ）のゼロクロ
ス時に対応して立上るラツチ信号S₁でラツチレジ
スタ８の内容をラツチすることにより位相差θを
示すデータ、即ち検出対象物の位置を示すデータ
を得る。

ところが、かかる技術には、次の様な問題があ
る。即ち、上記位相シフト型位置検出装置では、
カウンタ１はクロツクパルスCPの立ち下りでカ
ウントし、その立ち上りで、出力信号sin（ωt＋
θ）から得られるパルスをサンプリングしている
のであるが、出力信号sin（ωt＋θ）から得られる
パルスS₀の立ち上りが、ちようど、クロツクパル
スCPの立ち上りと同時に起こる様な位置に位相
シフト型センサ４が停止すると、出力データとし
て、隣り合う２値が、サンプリング周期ごとに、
ランダムに出力されてしまう。このことを、第２
図ａ〜ｄの波形図を用いて更に説明する。第２図
ａはクロツクパルスCP、第２図ｂはカウンタ１
の内容、第２図ｃは、パルス信号S₀を、夫々示
す。クロツクパルスCPの立ち上りと、S₀の立ち
上がりが、同時に起こる様な位置に、位相シフト
型センサ４が停止しているのであるが、S₀の立ち
上がりは、厳密に見ると、雑音その他の影響によ
り、一周期ごとに、ランダムに、クロツクパルス
CPの立ち上がりより早くなつたり遅くなつたり
するので、S₀をクロツクパルスによつてサンプリ
ングした出力S₁は、S₀の一周期ごとにランダム
に、第２図ｄのイの様な時間位置で立ち上がつた
り、同図ロの様な時間位置で立ち上がつたりし、
その為、出力データは、S₁がイのときには「３」
になり、S₁がロのときには「４」となり、「３」
と「４」が、ランダムに、S₀の周期で出力される
ことになる。

この場合、負荷がマイクロコンピユータ等、デ
ジタル回路の場合は何とか処理が可能であるが、
リレー負荷等の低速動作回路の場合にはデータが
「３」または「４」というように頻繁に変わると
応答しきれずに何れの数値にも動作しないおそれ
がある。

本考案は、上記の点に鑑み、上記の様な出力デ
ータの不安定な変化を防止しその安定化を計り得
る位相シフト型位置検出装置を提供することを目
的とする。かかる目的を達成する本考案は時間的
なヒステリシス特性をもたせるようにした点をそ
の技術思想の基礎とするものである。更に詳しく
は、時間は一定方向にしか進まないので、カウン
タの「ｎ」という内容のラツチタイミングより１
回でも遅れてゼロクロス検出用のコンパレータの
出力であるパルス信号が立上つた場合には強制的
に前記パルス信号の立上りを幾分遅らせてやり以
後はカウンタの「ｎ＋１」という内容のラツチタ
イミングによりラツチするようにすることによ
り、前記パルス信号の立ち上りが、クロツクパル
スの立ち上りと同時におこる状態にとどまらない
様にしたものである。

以下本考案の実施例を図面に基づき詳細に説明
する。なお第１図と同一部分には同一番号を付し
重複する説明は省略する。第３図に示すように、
本実施例装置には新たにＤフリツプフロツプ９，
１０及び帰還抵抗R_fを追加してある。このうち
Ｄフリツプフロツプ回路９のＤ入力端子にはパル
ス信号S₀とＤフリツプフロツプ回路７の出力と
のアンド条件をとつたアンド回路１１の出力信号
が入力されるとともに、そのＣ入力端子にはクロ
ツクパルスCPをインバータ１２で反転した信号
が入力されている。またＤフリツプフロツプ回路
１０のＤ入力端子にはＤフリツプフロツプ回路９
のＱ出力が入力されるとともに、そのＣ入力端子
にはＤフリツプフロツプ回路７のＱ出力が入力さ
れている。帰還抵抗R_fはコンパレータ６の非反
転入力端子と前記Ｄフリツプフロツプ回路１０の
Ｑ出力端子間に接続されており、Ｄフリツプフロ
ツプ回路１０の出力端子が“１”状態のときに
はこの電圧を正帰還してコンパレータ６の基準電
圧V_refを相対的に高くしてやり、逆に前記出力
端子が“０”状態のときには前記基準電圧V_refを
相対的に低くしてやつている。このとき基準電圧
の差によりパルス信号S₀の立上りがＴ／４（但し
ＴはクロツクパルスCPの周期）移動するよう帰
還抵抗R_fの値を選定しておく。

かかる本実施例の作用を第４図ａ〜第４図ｎ及
び第５図ａ〜第５図ｃに基づき説明する。なお第
４図ａはカウンタ１の内容、第４図ｂはクロツク
パルスCP、第４図ｃはパルス信号S₀、第４図ｄ
はラツチ信号S₁、第４図ｅはＤフリツプフロツプ
回路９のＱ出力、第４図ｆはＤフリツプフロツプ
回路１０の出力を夫々示す波形であり、第４図
ｇ〜第４図ｊは次のサンプリング周期の、また第
４図ｋ〜第４図ｎは更に次のサンプリング周期の
パルス信号S₀、ラツチ信号S₁、Ｄフリツプフロツ
プ回路９のＱ出力、Ｄフリツプフロツプ回路１０
の出力を夫々示す波形である。このうち第４図
ｆを参照すれば理解されるように、Ｄフリツプフ
ロツプ回路１０の出力が“１”状態のときは、
コンパレータ６の基準電圧V_refは、第５図ａに一
点鎖線で示すように、零点より高いV_ref1となつ
ている。

ここで、次の様な場合を考える。すなわち、第
４図ａ〜ｃに示す様にパルス信号S₀の立ち上がり
が、クロツクパルスCPの立ち上がりと、ほとん
ど同時であるが、ごくわずかな時間だけ早いとす
る。このときには、第４図ａの様にカウンタ１の
内容が「３」であるときのクロツクパルスCPの
立ち上りで、ラツチ信号S₁が立ち上がるので、カ
ウンタ１の内容「３」が、レジスタ８にラツチさ
れる。そしてパルス信号S₀は、出力信号sin（ωt＋
θ）が、再度V_ref1を、正方向にクロスする時点
で立ち下り、これに伴ない、ラツチ信号S₁も次に
続くクロツクパルスCPの立下りで立下り、元の
状態に戻る。次に、出力信号sin（ωt＋θ）が、基
準電圧V_ref1を負方向にクロスするときに、信号
S₀が立ち上がるのであるが、このとき、例えば出
力信号sin（ωt＋θ）の変動などにより、信号S₀の
立ち上がりが、わずかに遅れ、カウンタ１が
「３」のときのクロツクパルスCPの立ち上がりよ
りも遅れて信号S₀が立ち上がつた場合には、第４
図ｇ，ｈに示す様に、ラツチ信号S₁はカウンタ１
が「３」のときのクロツクパルスCPの立ち上が
りでは立ち上がらず、次のカウンタ１が「４」の
ときのクロツクパルスCPの立ち上がりによつて
立ち上がるので、レジスタ８には、「４」がラツ
チされる。このときパルス信号S₀が立上つた時点
からラツチ信号S₁が立上る時点まではアンド回路
１１の出力が“１”となり、したがつてＤフリツ
プフロツプ回路９のＱ出力は、第４図ｉに示すよ
うに、「３」の内容に対応するクロツクパルスCP
の立下りにより立上つて“１”状態となり且つ
「４」の内容に対応するクロツクパルスCPの立下
りで立下つて再度“０”状態となる。したがつて
Ｄフリツプフロツプ回路１０の出力は、第４図
ｊに示すように、Ｄフリツプフロツプ回路９のＱ
出力が“１”状態におけるラツチ信号S₁の立上り
で立下り、“１”状態から“０”状態へ変化する。
このため、基準電圧V_refの正帰還が解除され、第
５図ａに実線で示す（本例では零電位）ように基
準電圧V_refは低い値V_ref0となる。この為、次に出
力信号sin（ωt＋θ）が基準電圧V_refを負方向にク
ロスするとき、もし、基準電圧に対る正帰還がか
かつたままで、V_ref＝V_ref1であつたとすると、パ
ルス信号S₀の立ち上がりが、第４図ｃに示す時間
位置に戻つたかもしれない場合でも、基準電圧
V_refがV_ref1からV_ref0に変化しており、同一の出
力信号sin（ωt＋θ）に対しても、パルス信号S₀の
立ち上がりが第４図ｋに示すように、T/4だけ遅
れるので、パルス信号S₀の立ち上がりは、カウン
タ１が「３」のときのクロツクパルスCPの立ち
上がりよりも必ず遅れることになり、したがつ
て、ラツチ信号S₁は、カウンタ１が「４」のとき
のクロツクパルスCPの立ち上りで立ち上がる。
したがつて、レジスタ８は、カウンタの内容
「４」をラツチし、以後は、位相差θが変化しな
い限り、Ｄフリツプフロツプ回路１０の出力が
“０”に保持され、基準電圧V_refがV_ref0に維持さ
れて正確にカウント値「４」を繰返しサンプリン
グしてラツチする。したがつて、出力信号sin（ωt
＋θ）の変動あるいは、雑音などの影響により、
パルス信号S₀の立ち上がりの、クロツクパルス
CPの立ち上がりに対する時間位置が、出力信号
の一周期ごとに変動したとしても、その変動幅
が、クロツクパルスの周期Ｔの1/4、T/4よりも
小さければ、その変動の影響をうけずに、安定し
た出力データを送出することができる。位相差θ
の移動によつて信号S₀の立上りがクロツクパルス
CPの前半の半周期に入るようになると、Ｄフリ
ツプフロツプ９のＱ出力が立上る前に信号S₁が立
上り、Ｄフリツプフロツプ１０の出力が立上る
ようになる。こうして基準電圧V_refに再び正帰還
がかかるようになる。

以上実施例とともに具体的に説明したように、
本考案によればクロツクパルスと出力パルスの時
間関係が出力データが不安定となる様な位置に止
まることのない様に、強制的に位相シフト型セン
サの出力信号をサンプリングするタイミングをず
らすようにしたので、以後はカウンタの一定の内
容が強制的にラツチされる結果、出力データの安
定化を計ることができる。

【図面の簡単な説明】

第１図は位相シフト型位置検出装置の一般的な
回路構成を示すブロツク線図、第２図ａ〜第２図
ｄはその各部の波形を示す波形図、第３図は本考
案の実施例を示すブロツク線図、第４図ａ〜第４
図ｎは同実施例各部の波形を示す波形図、第５図
ａ〜第５図ｃは同実施例における基準電圧とパル
ス信号の立上りのタイミングを説明するための波
形図である。 １……カウンタ、４……位相シフト型センサ、
６……コンパレータ、８……ラツチレジスタ、
CP……クロツクパルス、S₀……パルス信号、S₁
……ラツチ信号、R_f……帰還抵抗、V_ref……基準
電圧、７，９，１０，１１，１２，R_f……出力
安定化回路を構成する回路素子。

Claims (1)

1. 【実用新案登録請求の範囲】 １ 検出対象位置に応じて基準交流信号を位相シ
   フトした出力信号を生じる位相シフト型センサ
   と、 所定のクロツクパルスをカウントするカウン
   ト手段と、 前記センサの出力信号と所定の位相に対応す
   る基準電圧とを比較し、前記出力信号の所定の
   位相に同期したパルス信号を出力するアナログ
   コンパレータと、 このアナログコンパレータの出力パルス信号
   に応答して、前記クロツクパルスに同期した所
   定のタイミングで前記カウント手段のカウント
   値を保持し、前記検出対象位置を表わすデータ
   を得るカウント値保持手段と、 前記カウント値保持手段でカウント値を保持
   したカウント周期が前記アナログコンパレータ
   の出力パルス信号の立上りもしくは立下りを生
   じたカウント周期と同じかあるいはそれよりも
   遅れているかを判断し、この判断に応じて前記
   アナログコンパレータの基準電圧のレベルに切
   り換えることにより前記所定の位相を切り換
   え、これにより前記アナログコンパレータにお
   ける前記出力パルス信号の発生条件にヒステリ
   シス特性を持たせる出力安定化回路 とを具える位相シフト型位置検出装置。 ２ 前記出力安定化回路は、前記カウント値保持
   手段でカウント値を保持したカウント周期が前
   記アナログコンパレータの出力パルス信号の立
   上りもしくは立下りを生じたカウント周期と同
   じと判断したときは第１の基準電圧レベルを選
   択し、遅れていると判断したときは前記アナロ
   グコンパレータの出力パルス信号の立上りもし
   くは立下りタイミングを遅らせる第２の基準電
   圧レベルを選択するものである実用新案登録請
   求の範囲第１項の位相シフト型位置検出装置。 ３ 前記第２の基準電圧レベルは、前記第１の基
   準電圧レベルに比べて、前記アナログコンパレ
   ータの出力パルス信号の立上りもしくは立下り
   タイミングを前記クロツクパルスの略1/4周期
   分の時間だけ遅らせるものである実用新案登録
   請求の範囲第２項の位相シフト型位置検出装
   置。