JPH0191532A - 位相同期回路 - Google Patents
位相同期回路Info
- Publication number
- JPH0191532A JPH0191532A JP62247809A JP24780987A JPH0191532A JP H0191532 A JPH0191532 A JP H0191532A JP 62247809 A JP62247809 A JP 62247809A JP 24780987 A JP24780987 A JP 24780987A JP H0191532 A JPH0191532 A JP H0191532A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- signal
- frequency
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は位相同期回路に係り、特に磁気記録装置におい
て、磁気ヘッド等により読み出されたデータの位相に同
期させるに好適な位相同期回路に関する。
て、磁気ヘッド等により読み出されたデータの位相に同
期させるに好適な位相同期回路に関する。
従来の装置は、特開昭５９−５４０１６号公報に記載の
ように、位相同期回路の入力信号と出力信号の位相差を
検出するために使用される基準信号のパルス幅は、例え
ば電圧制御発振器の公称周波数の３／２サイクルのよう
に、固定値になっていた。
ように、位相同期回路の入力信号と出力信号の位相差を
検出するために使用される基準信号のパルス幅は、例え
ば電圧制御発振器の公称周波数の３／２サイクルのよう
に、固定値になっていた。
上記従来技術は、位相比較のための基準信号パルス幅が
固定値であったため、位相同期回路を入力信号の位相に
引き込む時の過渡的状態において電圧制御発振器ｖＣＯ
の周波数が公称周波数からずれた時、位相比較特性のバ
ランスがくずれ、特に入力信号に周期的な微小位相シフ
トがあるような場合には、入力信号が位相比較特性の逆
極性に落ちこみ、例えば出力信号の周波数を増やすべき
位相の入力に対して反対の周波数を減らす指令が位相比
較器から出され、位相引き込み方良障害を誘発するとい
う問題があった。
固定値であったため、位相同期回路を入力信号の位相に
引き込む時の過渡的状態において電圧制御発振器ｖＣＯ
の周波数が公称周波数からずれた時、位相比較特性のバ
ランスがくずれ、特に入力信号に周期的な微小位相シフ
トがあるような場合には、入力信号が位相比較特性の逆
極性に落ちこみ、例えば出力信号の周波数を増やすべき
位相の入力に対して反対の周波数を減らす指令が位相比
較器から出され、位相引き込み方良障害を誘発するとい
う問題があった。
本発明の目的は、上記過渡的状態において出力周波数が
公称周波数からずれた場合にも、位相比較特性のバラン
スを保ち、周期的な微小位相シフトがある入力信号に対
しても位相引き込み不良をなくす手段を提供することに
ある。
公称周波数からずれた場合にも、位相比較特性のバラン
スを保ち、周期的な微小位相シフトがある入力信号に対
しても位相引き込み不良をなくす手段を提供することに
ある。
上記目的は、位相比較器において入力信号と出力信号の
位相差を検出するために使用される基準信号のパルス幅
を、ＶＣＯの出力周波数の変化に対応して変えてやるこ
とにより、達成される。
位相差を検出するために使用される基準信号のパルス幅
を、ＶＣＯの出力周波数の変化に対応して変えてやるこ
とにより、達成される。
ｖＣＯの出力信号の位相を、入力信号の位相に同期させ
る過程では、入力信号と出力信号の周波数が一致してい
ても位相がずれている場合はいったん出力信号の周波数
を変えてやることにより最終的に位相を同期させるので
あるが、入力信号と出力信号の位相差を検出するための
基準信号のパルス幅を固定にしておくと、次の様な理由
で、ＶＣＯ出力周波数が公称周波数から変化した場合、
位相比較特性のバランスがくずれる。つまり位相比較は
、入力信号なトリガとした、通常ＶＣＯの公称周波数の
３／２あるいは１／２サイクルに等しい間隔をもつ基準
信号と、入力信号によりセットされ、ｖＣＯ出力により
リセットされる信号とを比較することにより行なうので
、ｖＣＯ周波数が公称周波数からずれた場合に基準信号
間隔を固定にしておくと、位相比較特性がアンバランス
になる。例えば、１００周波数が公称周波数より高くな
った場合には、ＶＣＯの１サイクルに対して基準信号が
アクティブになっている割合が増加するので、バランス
がくずれ、１００周波数を高くする方向の誤差信号が強
（なる。この現象を防ぐために、基準信号の間隔を、１
００周波数が公称値の時には、その１／２もしくは３／
２に設定し、１００周波数が変化した時は、その変化の
割合に応じて、変化させる。それによって、ＶＣＯ出力
の１サイクルに対して基準信号の間隔は常に一定の割合
を占めるので、１００周波数が変化しても位相比較特性
は常にバランスを保つことができる。
る過程では、入力信号と出力信号の周波数が一致してい
ても位相がずれている場合はいったん出力信号の周波数
を変えてやることにより最終的に位相を同期させるので
あるが、入力信号と出力信号の位相差を検出するための
基準信号のパルス幅を固定にしておくと、次の様な理由
で、ＶＣＯ出力周波数が公称周波数から変化した場合、
位相比較特性のバランスがくずれる。つまり位相比較は
、入力信号なトリガとした、通常ＶＣＯの公称周波数の
３／２あるいは１／２サイクルに等しい間隔をもつ基準
信号と、入力信号によりセットされ、ｖＣＯ出力により
リセットされる信号とを比較することにより行なうので
、ｖＣＯ周波数が公称周波数からずれた場合に基準信号
間隔を固定にしておくと、位相比較特性がアンバランス
になる。例えば、１００周波数が公称周波数より高くな
った場合には、ＶＣＯの１サイクルに対して基準信号が
アクティブになっている割合が増加するので、バランス
がくずれ、１００周波数を高くする方向の誤差信号が強
（なる。この現象を防ぐために、基準信号の間隔を、１
００周波数が公称値の時には、その１／２もしくは３／
２に設定し、１００周波数が変化した時は、その変化の
割合に応じて、変化させる。それによって、ＶＣＯ出力
の１サイクルに対して基準信号の間隔は常に一定の割合
を占めるので、１００周波数が変化しても位相比較特性
は常にバランスを保つことができる。
以下、本発明の実施例について説明する。第１図は本発
明の一実施例を示す位相同期回路、第２、第５図はその
動作説明図である。第１図において、ＦＦ２ 、キャパ
シタ９．抵抗１０．ゲート７により位相比較のためのシ
ングルシｗットを構成し、基準信号１４を作成する。Ｆ
Ｆ１は位相比較のためのラッチであり、入力信号１１に
よりセットされｖＣＯ出力１２によりリセットされる。
明の一実施例を示す位相同期回路、第２、第５図はその
動作説明図である。第１図において、ＦＦ２ 、キャパ
シタ９．抵抗１０．ゲート７により位相比較のためのシ
ングルシｗットを構成し、基準信号１４を作成する。Ｆ
Ｆ１は位相比較のためのラッチであり、入力信号１１に
よりセットされｖＣＯ出力１２によりリセットされる。
アンド回路６と４により位相比較の結果をパルスとして
出力し、それをチャージポンプ回路５により電圧１３に
変換する。ＶＣＯ６は電圧１３に対応した周波数の信号
を発生する。電圧−電流変換回路８はＶＣＯの入力電圧
１！１に応じて基準信号１４のパルス幅を変えるための
ものであり、本発明のポイントである。この動作を第３
図で説明する。入力信号１１の前縁でＦＦ２がリセット
され、出力Ａはハイレベルになるが、出力Ｂは、ＦＦ２
にＥＣＬロジックを使うと、ＦＦ２は−・イレペルから
ローレベルに変化する時は、高インピーダンスとなり、
キャパシタ９に充電されている電荷は抵抗１０を通して
電圧−電流変換回路８に放電されることになる。この時
のＩ＆！カーブは、キャパシタ９と抵抗１０によりて決
定される時定数、及び電圧−電流変換回路が流し込む電
流値に依存する。
出力し、それをチャージポンプ回路５により電圧１３に
変換する。ＶＣＯ６は電圧１３に対応した周波数の信号
を発生する。電圧−電流変換回路８はＶＣＯの入力電圧
１！１に応じて基準信号１４のパルス幅を変えるための
ものであり、本発明のポイントである。この動作を第３
図で説明する。入力信号１１の前縁でＦＦ２がリセット
され、出力Ａはハイレベルになるが、出力Ｂは、ＦＦ２
にＥＣＬロジックを使うと、ＦＦ２は−・イレペルから
ローレベルに変化する時は、高インピーダンスとなり、
キャパシタ９に充電されている電荷は抵抗１０を通して
電圧−電流変換回路８に放電されることになる。この時
のＩ＆！カーブは、キャパシタ９と抵抗１０によりて決
定される時定数、及び電圧−電流変換回路が流し込む電
流値に依存する。
ゲートクは入力電圧があるスライスレベルに達した時、
その出力を反転し、この信号がＦＦ２をセットスル。Ｆ
Ｆ２がセットされると信号Ａはローレベルになる。つま
り信号Ａのパルス幅は電流変換回路８の電流源の電流値
に依存することになる。
その出力を反転し、この信号がＦＦ２をセットスル。Ｆ
Ｆ２がセットされると信号Ａはローレベルになる。つま
り信号Ａのパルス幅は電流変換回路８の電流源の電流値
に依存することになる。
従って、この電流値を電圧１３に対応して変えれば、信
号Ａのパルス幅は電圧１６に対応して変化する。つまり
、電圧１３に対応したパルスｉ福の基準信号Ａが得られ
ることになる。
号Ａのパルス幅は電圧１６に対応して変化する。つまり
、電圧１３に対応したパルスｉ福の基準信号Ａが得られ
ることになる。
第２図には、位相比較の動作が示しである。第２図（α
）は入力とｖＣＯ出力の位相が一致している場合、第２
図（ｂ）は入力の位相がｖＣＯ出力の位相より進んでい
る場合、第２図（０）は入力の位相がＶＣＯ出力の位相
より遅れている場合を示す。（α）の場合は、アンド回
路３の入力Ａと４の入力Ｆが一致しているため信号が出
力されず、Ｖｃｏ周波数に影響を与えない。（ｂ）の場
合は、アンド回路乙の条件がとれ図の斜線部に相当する
出力信号がチャージポンプ回路に入力され電圧１５を低
くする方向Ｋｌ！Ｉき、従って７００周波数も低くする
。（ｃ）の場合は、アンド回路４の条件がとれ図の斜線
部に相当する出力信号がチャージポンプ回路に入力され
、電圧１３を高くする方向に働き、従って７００周波数
も高くする。
）は入力とｖＣＯ出力の位相が一致している場合、第２
図（ｂ）は入力の位相がｖＣＯ出力の位相より進んでい
る場合、第２図（０）は入力の位相がＶＣＯ出力の位相
より遅れている場合を示す。（α）の場合は、アンド回
路３の入力Ａと４の入力Ｆが一致しているため信号が出
力されず、Ｖｃｏ周波数に影響を与えない。（ｂ）の場
合は、アンド回路乙の条件がとれ図の斜線部に相当する
出力信号がチャージポンプ回路に入力され電圧１５を低
くする方向Ｋｌ！Ｉき、従って７００周波数も低くする
。（ｃ）の場合は、アンド回路４の条件がとれ図の斜線
部に相当する出力信号がチャージポンプ回路に入力され
、電圧１３を高くする方向に働き、従って７００周波数
も高くする。
第４１ＮＫ、上記位相同期回路の位相変換特性が示しで
ある。（ａ）は７００周波数が公称周波数と一致してい
る場合、（ｂ）は７００周波数が公称周波数より高い場
合、（０）は７００周波数が公称周波数より低い場合を
示す。いずれも増加と減少のバランスは保たれている。
ある。（ａ）は７００周波数が公称周波数と一致してい
る場合、（ｂ）は７００周波数が公称周波数より高い場
合、（０）は７００周波数が公称周波数より低い場合を
示す。いずれも増加と減少のバランスは保たれている。
本発明を適用しない従来の位相同期回路の位相比較特性
は第５図のようになり、ｖＣＯ周波数が公称周波数から
ずれるとバランスが失われることがわかる。
は第５図のようになり、ｖＣＯ周波数が公称周波数から
ずれるとバランスが失われることがわかる。
本発明によれば、上に述べた様に、７００周波数が公称
周波数からずれた場合にも位相比較特性を安定に保つこ
とができ、高性能の引き込み特性をもつ位相同期回路を
得ることができる。
周波数からずれた場合にも位相比較特性を安定に保つこ
とができ、高性能の引き込み特性をもつ位相同期回路を
得ることができる。
第１図は本発明の一実施例の位相同期回路図、第２図は
第１図の位相比較の動作説明図、第３図は第１図の基準
信号発生の動作説明図、第４図は本発明の実施例により
得られる位相比較特性、第５図は従来の位相同期回路の
位相比較特性図である。 １．２・・・ＦＦ回路、３，４・・・アンド回路、５・
・・チャージポンプ回路、６・・・電圧制御発振器、８
・・・電圧電流変換回路、９・・・キャパシタ。 −・＼′今 ４．′、“ 、じ′ 代理人弁理士 小 川 勝 男１．Ｊ〜ｌ １
□
第１図の位相比較の動作説明図、第３図は第１図の基準
信号発生の動作説明図、第４図は本発明の実施例により
得られる位相比較特性、第５図は従来の位相同期回路の
位相比較特性図である。 １．２・・・ＦＦ回路、３，４・・・アンド回路、５・
・・チャージポンプ回路、６・・・電圧制御発振器、８
・・・電圧電流変換回路、９・・・キャパシタ。 −・＼′今 ４．′、“ 、じ′ 代理人弁理士 小 川 勝 男１．Ｊ〜ｌ １
□
Claims (1)
- １、入力信号と出力信号の位相差を検出する位相比較器
と、上記位相比較器より出力されるパルス信号列を、該
パルス信号の平均パルス幅に比例した電圧もしくは電流
に変換する手段と、上記手段により作られた電圧もしく
は電流に比例した周波数の信号を発生する発振器とより
成る位相同期回路において、入力信号と出力信号の位相
差を検出するため上記位相比較器で使用される、基準パ
ルス信号のパルス幅を上記発振器の発振周波数の変化に
対応して変化させる手段を設けたことを特徴とする位相
同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62247809A JPH0191532A (ja) | 1987-10-02 | 1987-10-02 | 位相同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62247809A JPH0191532A (ja) | 1987-10-02 | 1987-10-02 | 位相同期回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0191532A true JPH0191532A (ja) | 1989-04-11 |
Family
ID=17168983
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62247809A Pending JPH0191532A (ja) | 1987-10-02 | 1987-10-02 | 位相同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0191532A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01217766A (ja) * | 1988-02-25 | 1989-08-31 | Seiko Epson Corp | データセパレート回路 |
| JP2011095086A (ja) * | 2009-10-29 | 2011-05-12 | Gnss Technologies Inc | ナビゲーション信号送信機、ならびにナビゲーション信号生成方法 |
-
1987
- 1987-10-02 JP JP62247809A patent/JPH0191532A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01217766A (ja) * | 1988-02-25 | 1989-08-31 | Seiko Epson Corp | データセパレート回路 |
| JP2011095086A (ja) * | 2009-10-29 | 2011-05-12 | Gnss Technologies Inc | ナビゲーション信号送信機、ならびにナビゲーション信号生成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5285483A (en) | Phase synchronization circuit | |
| US4542351A (en) | PLL for regenerating a synchronizing signal from magnetic storage | |
| USRE41235E1 (en) | Phase locked loop circuit | |
| US4316152A (en) | Data tracking phase locked loop | |
| JPH0770168B2 (ja) | 磁気ディスク装置用ｐｌｌ回路 | |
| JPS6238791B2 (ja) | ||
| US4750193A (en) | Phase-locked data detector | |
| US4849704A (en) | Duty cycle independent phase detector | |
| JPS5934016B2 (ja) | 位相同期化装置 | |
| US5471502A (en) | Bit clock regeneration circuit for PCM data, implementable on integrated circuit | |
| US4580100A (en) | Phase locked loop clock recovery circuit for data reproducing apparatus | |
| US4560950A (en) | Method and circuit for phase lock loop initialization | |
| US3691474A (en) | Phase detector initializer for oscillator synchronization | |
| CA1247202A (en) | Phase detector and pll-circuit comprising such phase detector | |
| JPS6290053A (ja) | 位相同期ル−プにおける同期制限方法 | |
| KR960010853B1 (ko) | 위상 동기 회로 | |
| KR860001258B1 (ko) | 클럭 재생회로 | |
| JPS6038931A (ja) | 位相比較回路 | |
| JPS60134525A (ja) | 同期信号回路 | |
| JPH0749870Y2 (ja) | Ｐｌｌ回路 | |
| US3594655A (en) | Clock signal generator using a sawtooth oscillator whose frequency is controlled in discrete steps | |
| JPS6340048B2 (ja) | ||
| JP3505802B2 (ja) | 位相同期回路、ワンショットパルス発生回路及び信号処理装置 | |
| JPH01194715A (ja) | ディジタルｐｌｌ回路 | |
| JPH0241026A (ja) | Ｐｌｌ回路 |