JPS6340048B2 - - Google Patents
Info
- Publication number
- JPS6340048B2 JPS6340048B2 JP54005139A JP513979A JPS6340048B2 JP S6340048 B2 JPS6340048 B2 JP S6340048B2 JP 54005139 A JP54005139 A JP 54005139A JP 513979 A JP513979 A JP 513979A JP S6340048 B2 JPS6340048 B2 JP S6340048B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- comparator
- phase
- input clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】
本発明は位相同期発振器に関し、特に障害検出
回路を備えた位相同期発振器に関する。
回路を備えた位相同期発振器に関する。
外部から与えられる入力クロツク信号を再生す
るため、入力クロツク信号と位相同期発振器から
の出力信号との位相差を検出し、この検出信号に
応じて位相同期発振器内の可変周波数発振器を制
御する位相同期発振器が知られている。この位相
同期発振器において、外部から与えられる入力ク
ロツク信号を再生できず入力クロツク信号と非同
期の出力信号を発生してしまうような障害、いわ
ゆる非同期障害の検出回路として、従来は位相比
較器の出力が予め設定された範囲の値から逸脱し
たか否かを検出する回路が用いられている。しか
しながら、このような障害検出回路においては、
可変周波数発振器の周波数ドリフト等によつて位
相比較器出力が前述の範囲を逸脱した場合には、
位相同期発振器としては正常に動作しているにも
かかわらず、警報信号が出力されてしまう欠点が
ある。本発明の目的は上述の欠点を除去した位相
同期発振器を提供することにある。
るため、入力クロツク信号と位相同期発振器から
の出力信号との位相差を検出し、この検出信号に
応じて位相同期発振器内の可変周波数発振器を制
御する位相同期発振器が知られている。この位相
同期発振器において、外部から与えられる入力ク
ロツク信号を再生できず入力クロツク信号と非同
期の出力信号を発生してしまうような障害、いわ
ゆる非同期障害の検出回路として、従来は位相比
較器の出力が予め設定された範囲の値から逸脱し
たか否かを検出する回路が用いられている。しか
しながら、このような障害検出回路においては、
可変周波数発振器の周波数ドリフト等によつて位
相比較器出力が前述の範囲を逸脱した場合には、
位相同期発振器としては正常に動作しているにも
かかわらず、警報信号が出力されてしまう欠点が
ある。本発明の目的は上述の欠点を除去した位相
同期発振器を提供することにある。
本発明の位相同期発振器は、位相比較器出力が
正または負の予め設定された基準値を越えたとき
出力を発生する二つの比較回路と、これらの比較
回路の出力で駆動される二つの時限回路とを設
け、前記位相比較器出力がその比較特性曲線上の
不連続部分を通過したか否かの検出を行なうこと
により位相同期発振器が正常に動作しているとき
には誤まつた警報信号の出力を防ぐことを特徴と
する。
正または負の予め設定された基準値を越えたとき
出力を発生する二つの比較回路と、これらの比較
回路の出力で駆動される二つの時限回路とを設
け、前記位相比較器出力がその比較特性曲線上の
不連続部分を通過したか否かの検出を行なうこと
により位相同期発振器が正常に動作しているとき
には誤まつた警報信号の出力を防ぐことを特徴と
する。
次に図面を参照して本発明を詳細に説明する。
第１図は本発明の第１の実施例を示す回路図で
ある。第１図において、入力クロツク信号は端子
１に与えられ、位相比較器２の出力（第２図ａ）
は可変周波数発振器３、正の基準電圧V+が与え
られた比較器５および負の基準電圧V-が与えら
れた比較器７にそれぞれ与えられている。また、
比較器５の出力（第２図ｂ）はアンド回路１０と
時限回路６を介してアンド回路９に与えられ、比
較器７の出力（第２図ｄ）はアンド回路９と時限
回路８を介してアンド回路１０に供給されてい
る。アンド回路９，１１０の出力（第２図ｆ，
ｇ）はオア回路１１に与えられ、そこにおいて論
理和をとられた記号は警報信号（第２図１）とし
て端子１２から出力される。
ある。第１図において、入力クロツク信号は端子
１に与えられ、位相比較器２の出力（第２図ａ）
は可変周波数発振器３、正の基準電圧V+が与え
られた比較器５および負の基準電圧V-が与えら
れた比較器７にそれぞれ与えられている。また、
比較器５の出力（第２図ｂ）はアンド回路１０と
時限回路６を介してアンド回路９に与えられ、比
較器７の出力（第２図ｄ）はアンド回路９と時限
回路８を介してアンド回路１０に供給されてい
る。アンド回路９，１１０の出力（第２図ｆ，
ｇ）はオア回路１１に与えられ、そこにおいて論
理和をとられた記号は警報信号（第２図１）とし
て端子１２から出力される。
このように構成された本発明の検出回路の動作
を第２図の波形図を用いて詳しく説明する。第２
図において、波形１０４および１１２はそれぞれ
第１図の端子１，４および１２の波形を示し、ま
た波形ａ〜ｆは第１図ａ〜ｆの点の波形をそれぞ
れ示す。一例として入力クロツク信号１０１が正
しく再生されず、波形１０４のような、入力クロ
ツク信号１０１と非同期の出力信号とが第１図の
端子４に出力される場合について説明する。
を第２図の波形図を用いて詳しく説明する。第２
図において、波形１０４および１１２はそれぞれ
第１図の端子１，４および１２の波形を示し、ま
た波形ａ〜ｆは第１図ａ〜ｆの点の波形をそれぞ
れ示す。一例として入力クロツク信号１０１が正
しく再生されず、波形１０４のような、入力クロ
ツク信号１０１と非同期の出力信号とが第１図の
端子４に出力される場合について説明する。
このとき、位相比較器２の出力は第２図ａのよ
うに一定の傾斜で上昇し最高値に達すると急激に
最低値に戻つて再び一定の傾斜で上昇を始めるい
わゆる鋸歯状波形となる。ここで第１図の比較器
５，６の基準電圧V+，V-が例えば第２図ａにV+
およびV-で示されるような値のとき、比較器５，
６の出力としてそれぞれ第２図ｂ，ｄのような信
号が得られる。この信号は第１図の時限回路６，
８に与えられる。時限回路６，８は第２図ｂおよ
びｄの信号の後縁で駆動され、それぞれ第２図
ｃ，ｅのような時間幅t1，t2のゲートパルスを発
生する。時限回路６，８は単安定マルチバイブレ
ーター等の公知の回路で容易に実現できる。この
時限回路６および８のそれぞれの出力（第２図ｃ
およびｅ）は比較回路７および５のそれぞれの出
力（第２図ｂ）およびｄ）とアンド回路９および
１０でアンドがとられ、アンド回路９の出力ｆ点
に第２図ｔのような警報信号が得られる。第１図
のオア回路１１はアンド回路９の出力およびアン
ド回路１０の出力のいずれに警報信号が出力され
ても警報出力端子１２には第２図１１２のごとく
警報出力が得られるようにするためのものであ
る。このように、本発明の回路では、位相比較器
２の出力（第２図ａ）が、第２図ｃに示すt1内に
基準電圧V+より高い状態から急激に基準電圧V-
より低い状態に変化することを検出している。換
言すれば、第２図ａの波形に最高値から最低値に
変化する不連続状態が発生したことを検出してい
る。なお第２図では例として入力クロツク１０１
が出力クロツク１０４より高い周波数を有する場
合について説明したが、入力クロツク１０１が出
力クロツク１０４より低い周波数を有する場合に
は第１図ａ点の波形の最低値から最高値に変化す
る不連続状態が検出され、アンド回路１０の出力
ｇ点に警報信号が得られることはいうまでもな
い。ところで、端子１に供給されてい入力クロツ
クが、第４図１０１のように時刻T0で断になる
と、位相同期発振器の出力は可変周波数発振器３
の自走周波数となり、位相比較器２の出力は第４
図ａのように零に収束する。このような無入力状
態から時刻T1に入力クロツクが再び加えられた
場合、時刻T0以前と同じ定常位相誤差φeで安定
に入力クロツクを再生できる状態に到る過渡期間
においては、位相同期発振器の諸パラメータの値
によつては第４図ａのように位相比較器２の出力
に非同期障害時と同様の不連続点が発生しうるこ
とが知られている。このとき、第１図ｂ，ｃ，ｄ
およびｆ点には第４図ｂ，ｃ，ｄ，ｆのような信
号が現れ、出力端子１２には誤つた警報信号が出
力される。
うに一定の傾斜で上昇し最高値に達すると急激に
最低値に戻つて再び一定の傾斜で上昇を始めるい
わゆる鋸歯状波形となる。ここで第１図の比較器
５，６の基準電圧V+，V-が例えば第２図ａにV+
およびV-で示されるような値のとき、比較器５，
６の出力としてそれぞれ第２図ｂ，ｄのような信
号が得られる。この信号は第１図の時限回路６，
８に与えられる。時限回路６，８は第２図ｂおよ
びｄの信号の後縁で駆動され、それぞれ第２図
ｃ，ｅのような時間幅t1，t2のゲートパルスを発
生する。時限回路６，８は単安定マルチバイブレ
ーター等の公知の回路で容易に実現できる。この
時限回路６および８のそれぞれの出力（第２図ｃ
およびｅ）は比較回路７および５のそれぞれの出
力（第２図ｂ）およびｄ）とアンド回路９および
１０でアンドがとられ、アンド回路９の出力ｆ点
に第２図ｔのような警報信号が得られる。第１図
のオア回路１１はアンド回路９の出力およびアン
ド回路１０の出力のいずれに警報信号が出力され
ても警報出力端子１２には第２図１１２のごとく
警報出力が得られるようにするためのものであ
る。このように、本発明の回路では、位相比較器
２の出力（第２図ａ）が、第２図ｃに示すt1内に
基準電圧V+より高い状態から急激に基準電圧V-
より低い状態に変化することを検出している。換
言すれば、第２図ａの波形に最高値から最低値に
変化する不連続状態が発生したことを検出してい
る。なお第２図では例として入力クロツク１０１
が出力クロツク１０４より高い周波数を有する場
合について説明したが、入力クロツク１０１が出
力クロツク１０４より低い周波数を有する場合に
は第１図ａ点の波形の最低値から最高値に変化す
る不連続状態が検出され、アンド回路１０の出力
ｇ点に警報信号が得られることはいうまでもな
い。ところで、端子１に供給されてい入力クロツ
クが、第４図１０１のように時刻T0で断になる
と、位相同期発振器の出力は可変周波数発振器３
の自走周波数となり、位相比較器２の出力は第４
図ａのように零に収束する。このような無入力状
態から時刻T1に入力クロツクが再び加えられた
場合、時刻T0以前と同じ定常位相誤差φeで安定
に入力クロツクを再生できる状態に到る過渡期間
においては、位相同期発振器の諸パラメータの値
によつては第４図ａのように位相比較器２の出力
に非同期障害時と同様の不連続点が発生しうるこ
とが知られている。このとき、第１図ｂ，ｃ，ｄ
およびｆ点には第４図ｂ，ｃ，ｄ，ｆのような信
号が現れ、出力端子１２には誤つた警報信号が出
力される。
第３図はこれを改良した本発明の第２の実施例
を示す。第３図の回路には、上述の欠点を除去す
るために断検出回路１３と、この検出回路１３の
出力で駆動される時限回路１４が設けられてい
る。断検出回路１３には端子１に加えられる入力
クロツク信号を分岐して与えるとともに、時限回
路１４の出力でインヒビツト回路１５を用いて警
報出力をインヒビツトする。
を示す。第３図の回路には、上述の欠点を除去す
るために断検出回路１３と、この検出回路１３の
出力で駆動される時限回路１４が設けられてい
る。断検出回路１３には端子１に加えられる入力
クロツク信号を分岐して与えるとともに、時限回
路１４の出力でインヒビツト回路１５を用いて警
報出力をインヒビツトする。
上述のように構成すれば断検出回路１３の出力
として第４図ｈの波形が得られ、その後縁で時限
回路１４を駆動すれば第４図ｉの時間幅t3を有す
るインヒビツトパルスを発生させることができ
る。従つて、第４図ｉのt3を位相同期発振器の過
渡応答時間より大となるよう設定すれば、第３図
の警報出力端子１２には第４図参照数字１１２に
示す波形のように誤警報とならない出力信号を得
ることができる。また第３図の回路においても、
位相同期発振器が真に非同期障害となつた場合に
は、第１図および第２図で説明した場合と同様に
正しく障害検出ができることはいうまでもない。
として第４図ｈの波形が得られ、その後縁で時限
回路１４を駆動すれば第４図ｉの時間幅t3を有す
るインヒビツトパルスを発生させることができ
る。従つて、第４図ｉのt3を位相同期発振器の過
渡応答時間より大となるよう設定すれば、第３図
の警報出力端子１２には第４図参照数字１１２に
示す波形のように誤警報とならない出力信号を得
ることができる。また第３図の回路においても、
位相同期発振器が真に非同期障害となつた場合に
は、第１図および第２図で説明した場合と同様に
正しく障害検出ができることはいうまでもない。
以上のように、本発明には、位相同期発振器の
非同期障害が誤りなく検出できる優れた効果があ
る。
非同期障害が誤りなく検出できる優れた効果があ
る。
第１図は本発明の第１の実施例を示す回路図、
第２図は第１図の回路の動作を説明するための波
形図、第３図は本発明の第２の実施例を示す回路
図および第４図は第３図の回路の動作を説明する
ための波形図である。第１図および第３図におい
て、１は入力端子、２は位相比較器、３は可変周
波発振器、４は出力端子、５，７は比較器、６，
８および１４は時限回路、９，１０はアンド回
路、１１はオア回路、１２は警報出力端子、１３
は断検出回路、１５はインヒビツト回路である。
第２図は第１図の回路の動作を説明するための波
形図、第３図は本発明の第２の実施例を示す回路
図および第４図は第３図の回路の動作を説明する
ための波形図である。第１図および第３図におい
て、１は入力端子、２は位相比較器、３は可変周
波発振器、４は出力端子、５，７は比較器、６，
８および１４は時限回路、９，１０はアンド回
路、１１はオア回路、１２は警報出力端子、１３
は断検出回路、１５はインヒビツト回路である。
Claims (1)
- １ 出力信号と入力クロツク信号との位相を比較
する位相比較器と、この位相比較器の出力を一定
に保つよう可変周波数発振器の発振周波数を制御
する位相同期発振器において、前記位相比較器の
出力を正の基準値と比較する第２の比較器と、こ
の第１の比較器の出力で駆動される第１の時限回
路と、前記位相比較器の出力を負の基準値と比較
する第２の比較器と、この第２の比較器の出力で
駆動される第２の時限回路と、前記第１の比較器
出力と前記第２の時限回路出力との論理積が生じ
た場合または前記第２の比較器の出力と前記第１
の時限回路の出力との論理積が生じた場合に警報
信号を発生する出力回路と、前記入力クロツク信
号の断を検出する断検出回路と、この断検出回路
の出力で駆動される第３の時限回路とを備え、前
記第３の時限回路の出力で前記出力回路の動作を
禁止することを特徴とする位相同期発振器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP513979A JPS5597737A (en) | 1979-01-19 | 1979-01-19 | Phase-synchronous oscillator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP513979A JPS5597737A (en) | 1979-01-19 | 1979-01-19 | Phase-synchronous oscillator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5597737A JPS5597737A (en) | 1980-07-25 |
| JPS6340048B2 true JPS6340048B2 (ja) | 1988-08-09 |
Family
ID=11602969
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP513979A Granted JPS5597737A (en) | 1979-01-19 | 1979-01-19 | Phase-synchronous oscillator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5597737A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59219026A (ja) * | 1983-05-27 | 1984-12-10 | Fujitsu Ltd | 非同期検出方式 |
| JPS61177187A (ja) * | 1985-01-29 | 1986-08-08 | Konishiroku Photo Ind Co Ltd | Ｐｌｌ同期監視装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52107755A (en) * | 1976-03-08 | 1977-09-09 | Nec Corp | Nonsynchronous state detection circuit of phase synchronous oscillator |
-
1979
- 1979-01-19 JP JP513979A patent/JPS5597737A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5597737A (en) | 1980-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4277754A (en) | Digital frequency-phase comparator | |
| EP0094837B1 (en) | Phase-locked circuit loop having improved locking capabilities | |
| JPH0787362B2 (ja) | 位相同期ル−プ | |
| US4560950A (en) | Method and circuit for phase lock loop initialization | |
| US5170135A (en) | Phase and frequency-locked loop circuit having expanded pull-in range and reduced lock-in time | |
| JP3356715B2 (ja) | Ｐｌｌ回路 | |
| JPH01194715A (ja) | ディジタルｐｌｌ回路 | |
| JP2877186B2 (ja) | 位相同期回路 | |
| JPS5921591Y2 (ja) | リセツト回路 | |
| JPH0191532A (ja) | 位相同期回路 | |
| JP2959438B2 (ja) | 位相比較器 | |
| JPH0583006B2 (ja) | ||
| JPS6015169B2 (ja) | 周波数同期回路 | |
| JPS63116521A (ja) | 周波数−電圧変換器 | |
| JPH06125254A (ja) | クロック断検出回路 | |
| JPH02127818A (ja) | 位相同期発振器 | |
| JPH0445296Y2 (ja) | ||
| JPH04343524A (ja) | Ｐｌｌ回路 | |
| JPS6340929Y2 (ja) | ||
| JPH0147935B2 (ja) | ||
| JPS6273817A (ja) | 位相同期回路 | |
| JPH02174421A (ja) | Ｐｌｌ回路 | |
| JPH02142220A (ja) | ディジタル位相同期回路 | |
| JPH03117027A (ja) | 定常位相誤差異常検出回路 | |
| JPS6319916A (ja) | 位相同期発振器の定常位相誤差検出回路 |