JPH0192861A - アクセス要求認識方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、複数のバスマスタモジュールによるアクセス
要求を受付は可能な制御装置を含むシステムにおいて、
その制御装置のアクセス要求認識方式に係り、例えば、
マイクロプロセッサとダイ　　　　゛レフトメモリアク
セスコントローラによってアクセス制御されるデイスプ
レィコントローラのアクセス要求発生源の確認方式に適
用して有効な技術に関するものである。

〔従来技術〕

マイクロコンピュータシステムには種々の周辺コントロ
ーラが利用されているが、例えば、文字、図形を画素単
位で表現し、そのままのイメージでメモリに格納してそ
れを順次読み出して自由なパターンをＣＲＴ　（カソー
ド・レイ・チューブ）デイスプレイ装置に表示するグラ
フィック表示システムにおいては、昭和５９年１１月３
０日オーム社発行のｒＬＳＩハンドブックＪ　Ｐ５５６
などに記載されるように、ビットマツプメモリとしての
フレームバッファメモリ上に所定の図形や文字を描画す
る描画制御機能と、フレームバッファメモリに格納され
ている画像データをＣＲＴデイスプレィ装置に表示させ
る表示制御機能を司るデイスプレィコントローラが利用
されている。

斯るデイスプレィコントローラは、グラフィック表示シ
ステム全体の制御を司るマイクロプロセッサからコマン
ドやパラメータの供給を受けて所定の表示制御や描画制
御を行うが１表示のためのプリミティブデータやパラメ
ータを効率的にシステムメモリからデイスプレィコント
ローラに転送可能とし、更には、デイスプレィコントロ
ーラで処理されたデータを効率的にシステムメモリなど
に転送可能とするために、グラフィック表示システムに
はダイレクトメモリアクセスコントローラのような周辺
コントローラが含まれることがある。

このように、グラフィック表示システムに、デイスプレ
ィコントローラ、ダイレクトメモリアクセスコントロー
ラ、及びマイクロプロセッサが含まれる場合、当該デイ
スプレィコントローラは。

その性質上、ダイレクトメモリアクセスコントローラ及
びマイクロプロセッサの双方から個別的に且つ非同期で
アクセスされることになる。従来は、夫々のアクセス要
求を確認するために、デイスプレィコントローラは、マ
イクロプロセッサによるアクセス要求を指示するチップ
セレクト信号とダイレクトメモリアクセスコントローラ
によるアクセス要求を指示する転送承認信号とを個別的
に専用の外部端子を介して取り込んで、内部でアクセス
要求もとを判別するようになっていた。

〔発明が解決しようとする問題点〕

しかしながら、デイスプレィコントローラのような制御
装置を個別的にアクセス可能なマイクロプロセッサやダ
イレクトメモリアクセスコントローラのような複数のバ
スマスタモジュールによる当該制御装置に対するアクセ
ス要求を確認する方式として、上記したように、夫々の
バスマスタモジュールから個別的に選択信号の供給を受
けて内部でアクセス要求もとを判別する方式を採用する
と、夫々の要求が競合した場合に対処しなければならず
、更には、制御装置を個別的にアクセス可能なバスマス
タモジュールの数が増えたり、また、バスマスタモジュ
ールとしてのダイレクトメモリアクセスコントローラの
チャンネル数が増大すると、それに応じて、選択信号を
個別的に受ける制御装置の外部端子数を増大しなければ
ならないという問題があった。

本発明の目的は、複数のバスマスタモジュールによるア
クセス要求を受付は可能な制御装置を含むシステムにお
いて、その制御装置がどのバスマスタモジュールによっ
て選択されたかを判別する回路構成の簡素化と、その制
御装置が当該判別のために外部信号を受ける外部端子数
の低減とに寄与することができるアクセス要求認識方式
を提供することにある。

本発明の前記ならびにそのほかの目的と新規な、特徴は
１本明細書の記述及び添付図面から明らかになるであろ
う。

〔問題点を解決するための手段〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば下記の通りである。

すなわち、マイクロプロセッサ及びダイレクトメモリア
クセスコントローラのような複数のバスマスタモジュー
ルによるアクセス要求を受付は可能なデイスプレィコン
トローラのような制御装置を含むグラフィック表示シス
テムにおいて、上記マイクロプロセッサ及びダイレクト
メモリアクセスコントローラによるバスの占有使用要求
に対する調停結果に応じてバスの占有使用が許可される
バスマスタモジュールを特定する識別信号と、上記デイ
スプレィコントローラを選択するために各バスマスタモ
ジュールから出力される選択信号のいずれかが選択レベ
ルにされることに呼応して選択レベルにされる１つのチ
ップ選択信号とに基づいて、複数のバスマスタモジュー
ルによるアクセス要求を制御装置が認識するように構成
したものである。

〔作　用〕

上記した手段によれば、相互に非同期で制御装置を選択
する何れかのバスマスタモジュールによる制御装置の選
択状態は１種類のチップ選択信号によって確認され、さ
らに、その選択もとの確認は、バスアービトレーション
の結果に基づいてバスの占有使用が許可されるバスマス
タモジュールをバイナリコードで特定するような識別信
号に基づいて行われることにより、複数のバスマスタモ
ジュールによるアクセス要求を受付は可能な制御装置が
どのバスマスタモジュールによって選択されたかを判別
する回路構成を、バスマスタモジュールから個別的にチ
ップ選択信号を受けて内部で判別する回路構成に比べ、
基本的にバスアービトレーションと同等の信頼性をもっ
て簡素化すると共に、そのために必要とされる制御装置
の外部端子の数を低減することを達成するものである。

〔実施例〕

第１図は本発明に係るアクセス要求認識方式をグラフィ
ック表示システムに適用した１実施例の要部を示すブロ
ック図である。

第１図に示されるグラフィック表示システムにおいて、
システムアドレスバスＳＡＢ及びシステムデータバスＳ
ＤＲ（以下単にシステムバスとも記す）には、特に制限
されないが、バスマスタモジュールとしてマイクロプロ
セッサＭＰＵとダイレクトメモリアクセスコントローラ
ＤＭＡＣが結合され、また、そのシステムデータバスＳ
ＤＲには、スレーブモジュールとして代表的に示される
グラフィックデイスプレィプロセッサＧＤＰが結合され
ている。グラフィックデイスプレィプロセッサＧＤＰは
、ローカルデータバスＬＤＲ及びローカルアドレスバス
ＬＡＢから成るフレームバッファバスに対するインタフ
ェース部を有し、フレームバッファバスにはデュアルポ
ートを有するフレームバッファメモリＦＢＭの一方のア
クセスボートが結合され、且つ、他方のアクセスポート
はドツトシフタＤＳＦＴを介してＣＲＴデイスプレィ装
置ＤＩＳＰに結合されている。斯るグラフィックデイス
プレィプロセッサＧＤＰは、上記マイクロプロセッサＭ
ＰＵやダイレクトメモリアクセスコントローラＤＭＡＣ
の制御に基づきシステムデータバスＳＤＢを介してコマ
ンド、パラメータ、及び画像処理用のプリミティブデー
タなどを受取り、そのコマンドを解釈して、フレームバ
ッファメモリＦＢＭ上に所定の文字や図形などを描画す
る描画制御機能と、フレームバッファメモリＦＢＭに格
納されている画像データをＣＲＴデイスプレィ装置ＤＩ
ＳＰに表示させる表示制御機能とをサポートする。

本実施例に従えば、上記グラフィックデイスプレィプロ
セッサＧＤＰは、マイクロプロセッサＭＰＵ及びダイレ
クトメモリアクセスコントローラＤＭＡＣによるアクセ
ス要求を受は付けるが、マイクロプロセッサＭＰＵ及び
ダイレクトメモリアクセスコントローラＤＭＡＣ相互の
システムバス使用権の調停はバスアービタＡＢＲによっ
て行われる。バスアービタＡＢＲには、特に制限されな
いが、マイクロプロセッサＭＰＵによるシステムバスの
使用要求を指示するための使用要求信号ＭＢＲＥＱと、
ダイレクトメモリアクセスコントローラＤＭＡＣによる
システムバスの使用要求を指示するための使用要求信号
ＤＢＲＥＱとが供給される。バスアービタＡＢＲは、マ
イクロプロセッサＭＰ、ｔＪ及びダイレクトメモリアク
セスコントローラＤＭＡＣによるシステムバスの使用優
先順位並びにそれらによる使用の要求順位に従ってシス
テムバスの占有使用要求を調停して、使用許可信号ＭＢ
ＡＣＫをマイクロプロセッサＭ　Ｐ　ｔＪに、使用許可
信号Ｄ　Ｂ　Ａ　ＯＫをダイレクトメモリアクセスコン
トローラＤＭＡＣに供給し、それによって、マイクロプ
ロセッサＭ　Ｐ　ｔＪ又はダイレクトメモリアクセスコ
ントローラＤＭＡＣのいずれか一方に対してシステムバ
スの占有使用を認めるように構成されている。

マイクロプロセッサＭＰＵは、グラフィックデイスプレ
ィプロセッサＧＤＰに対してアクセスする場合、バスア
ービタＡＢＲから構成される装置許可信号ＭＢＡＣＫが
ロウレベルにされることによりシステムバスの占有使用
が許可されていることを認識すると、グラフィックデイ
スプレィプロセッサＧ　Ｄ　Ｐを選択するためのアドレ
ス信号をアドレスデコーダ回路ＭＤＥＣに出力して、グ
ラフィックデイスプレィプロセッサＧＤＰに対するアク
セス要求を指示する。一方、ダイレクトメモリアクセス
コントローラＤＭＡＣは、グラフィックデイスプレィプ
ロセッサＧＤＰに対してアクセスする場合、バスアービ
タＡＢＲから供給される使用許可信号ＤＢＡＣＫがロウ
レベルにされることによりシステムバスの占有使用が許
可されていることを１忍識すると、グラフィックデイス
プレィプロセッサＧＤＰを選択するためのアドレス信号
をアドレスデコーダ回路ＤＤＥＣに出力して、グラフィ
ックデイスプレィプロセッサＧＤＰに対するアクセス要
求を指示する。

本実施例のグラフィックデイスプレィプロセッサＧ　Ｄ
　Ｐは、従来の様に、上記アドレスデコーダ回路ＭＤＥ
Ｃ及びＤＤＥＣの出力を個別的に受けてアクセス要求も
とを判別する形式を有するものではない。即ち、先ず、
マイクロプロセッサＭＰＵ又はダイレクトメモリアクセ
スコントローラＤＭＡＣの何れかによるグラフィックデ
イスプレィプロセッサＧＤＰに対するアクセス要求の可
否を１つの外部端子を介して受けるために、上記アドレ
スデコーダ回路ＭＤＥＣ及びＤＤＥＣの出力信号を２人
力とするノアゲート回路ＮＯＲから出力される信号をチ
ップ選択信号Ｃ８として、その１つの外部端子に供給さ
れる。更に、アクセス要求もとの確認は、バスアービタ
ＡＢＲによるバスアービトレーシＪンの結果に基づいて
バスの占有使用が許可されるバスマスタモジュールをバ
イナリコードで特定するような１ビツトの識別信号Ｍ／
Ｄに基づいて行われ、当該識別信号Ｍ／Ｄはグラフィッ
クデイスプレィプロセッサＧＤＰにおけるそれ専用の１
つの外部端子に供給される。

上記アドレスデコーダ回路ＭＤＥＣ及びＤＤＥＣは、特
に制限されないが、それに供給されるアドレス信号がグ
ラフィックデイスプレィプロセッサＧＤＰを選択するア
ドレス信号である場合に、夫々ロウレベルの信号を出力
する。したがって、少なくとも、マイクロプロセッサＭ
ＰＵ又はダイレクトメモリアクセスコントローラＤＭＡ
Ｃの何れかがグラフィックデイスプレィプロセッサＧＤ
Ｐを選択すると、チップ選択信号Ｃ８は、選択レベルで
あるロウレベルとされ、それによって、グラフィックデ
イスプレィプロセッサＧＤＰは、マイクロプロセッサＭ
ＰＵ又はダイレクトメモリアクセスコントローラＤＭＡ
Ｇによって選択されたことを認識する。上記識別信号Ｍ
／Ｄは、特に制限されないが、使用許可信号ＤＢＡＣＫ
のロウレベルによりダイレクトメモリアクセスコントロ
ーラＤＭＡＣにシステムバスの占有使用が許容されると
き、それに呼応してロウレベルにされ、また、使用許可
信号ＭＢＡＣＫのロウレベルによりマイクロプロセッサ
ＭＰＵにシステムバスの占有使用が許容されるとき、そ
れに呼応してハイレベルにされる。したがって、グラフ
ィックデイスプレィコントローラＧＤＰは、チップ選択
信号Ｃ８のロウレベルが確定されるべき所定のタイミン
グにおいて、識別信号Ｍ／Ｄのレベルによりアクセス要
求もとを判別する。

ここで、バスマスタモジュールとしてのマイクロプロセ
ッサＭＰＵ及びダイレクトメモリアクセスコントローラ
ＤＭＡＣは、グラフィックデイスプレィプロセッサＧＤ
Ｐ、更には、ＲＡＭ　（ランダム・アクセス・メモリ）
から成るような図示しないメモリのようなスレーブモジ
ュールに対してアクセスするが、そのアクセスがリード
動作であるのか、また、ライト動作であるのかを指示す
るために、夫々リード・ライト制御信号ＤＲ／Ｗ及びＭ
Ｒ／Ｗを出力する。本実施例のグラフィックデイスプレ
ィプロセッサＧＤＰは、ダイレクトメモリアクセスコン
トローラＤＭＡＣから出力されるリード・ライト制御信
号ＤＲ／Ｗは供給されない。何故ならば、グラフィック
デイスプレィプロセッサＧ　Ｄ　Ｐがダイレクトメモリ
アクセスコントローラＤＭＡＣの制御に基づくデータ転
送を必要とする場合には、斯るグラフィックディスプレ
イプロセッサＧＤＰはダイレクトメモリアクセスコント
ローラＤＭＡＣに対してアクティブレベル（ロウレベル
）の転送要求信号ＤＲＥＱを供給するから、グラフィッ
クデイスプレィプロセッサＧＤＰは、それ自体の・当該
実行コマンドなどによってそのときのデータ転送方向、
即ちリード動作かライト動作かを予め認識することがで
きるからであり、内部で予め認識可能なデータ転送方向
を必要に応じて内部に保持しておけば、あえて外部から
それを示す信号を受ける必要はない。特に、ダイレクト
メモリアクセスコントローラＤＭＡＣによるデータ転送
モードには、所定のメモリに対してデータの入れ換えを
行うようなデユアルアドレス転送モードと、グラフィッ
クデイスプレィプロセッサＧ　Ｄ　Ｐとメモリとの間で
相互にデータ転送を行うようなシングルアドレス転送モ
ードがあるから、グラフィックデイスプレィプロセッサ
ＧＤＰにリード・ライト制御信号ＤＲ／Ｗが供給される
場合には、当該グラフィックデイスプレィプロセッサＧ
ＤＰは、シングルアドレス転送モードにおいてダイレク
トメモリアクセスコントローラＤＭＡＣから供給される
リード・ライト制御信号ＤＲ／Ｗのレベルを反転して認
識する回路構成が必要とされるが、本実施例のように、
リード・ライト制御信号ＤＲ／Ｗを受けない構成とすれ
ば、データ転送モードに応じてリード・ライト制御信号
ＤＲ／Ｗの極性を反転して認識する回路構成が不要とさ
れる。

次に上記グラフィック表示システムにおけるグラフィッ
クデイスプレィプロセッサＧＤＰのアクセス要求認識動
作について説明する。

グラフィックデイスプレィプロセッサＧ　Ｄ　Ｐが。

その制御動作中に、予めプログラムで定められた所定の
ステップで、ダイレクトメモリアクセスコントローラＤ
ＭＡＣによるデータ転送制御を必要とするとき、斯るグ
ラフィックデイスプレィプロセッサＧＤＰは、転送要求
信号ＤＲＥＱをロウレベルにして、ダイレクトメモリア
クセスコントローラＤＭＡＣに転送動作要求を行う。そ
うすると、ダイレクトメモリアクセスコントローラＤＭ
ＡＣは、バス使用要求信号ＤＢＲＥＱをロウレベルにし
て、バスアービタＡＢＲにシステムバスの占有使用を要
求する。このとき、バスアービタＡＢＲは、既にマイク
ロプロセッサＭＰＵからシステムバスの占有使用要求が
なされているか否かなどに応じて当該ダイレクトメモリ
アクセスコントローラＤＭＡＣからの要求に対して調停
を行う。例えば、既にマイクロプロセッサＭＰＵにシス
テムバスの占有使用が許可されている場合には、ダイレ
クトメモリアクセスコントローラＤＭＡＣによる使用要
求は待ち状態とされ、マイクロプロセッサによる占有使
用状態が解除された後に、バスアービタＡＢＲは、使用
許可信号ＤＢＡＣＫをロウレベルにして、ダイレクトメ
モリアクセスコントローラＤＭＡＣにシステムバスの占
有使用を許可する。それに同期して、バスアービタＡＢ
ＲからグラフィックデイスプレィプロセッサＧＤＰに出
力されている識別信号Ｍ／Ｄがロウレベル（ダイレクト
メモリアクセスコントローラＤＭＡＣにシステムバスの
占有使用が許可されたことを意味する）に反転されると
共に、使用許可信号ＤＢＡＣＫのロウレベルへの変化に
対して所定のタイミングでダイレクトメモリアクセスコ
ントローラＤＭＡＣからグラフィックデイスプレィプロ
セッサＧＤＰのアクセスを選択するためのアドレス信号
がアドレスデコーダ回路ＤＤＥＣに出力されて、チップ
選択信号Ｃ８がロウレベルの選択レベルにされると、グ
ラフィックデイスプレィコントローラＧＤＰは、チップ
選択信号Ｃ８のロウレベルが確定されるべき所定のタイ
ミングにおいて、識別信号Ｍ／Ｄのロウレベルによって
、アクセス要求もとがダイレクトメモリアクセスコント
ローラＤＭＡＣであることを確認する。それによって、
グラフィックデイスプレィプロセッサＧＤＰは、ダイレ
クトメモリアクセスコントローラＤＭＡＣのデータ転送
制御を受けることになるが、このときのデータ転送方向
は、転送要求信号ＤＲＥＱをロウレベルにした時点でグ
ラフィックデイスプレィプロセッサＧＤＰ自体が認識し
てその内部に保持しておくことにより、あえてダイレク
トメモリアクセスコントローラｒ）ＭＡＣからの指示を
受けるまでもない。このようにして、グラフィックデイ
スプレィプロセッサＧＤＰがダイレクトメモリアクセス
コントローラＤＭＡＣからのアクセス要求を確認すると
、グラフィックデイスプレィプロセッサＧＤＰは、ダイ
レクトメモリアクセスコントローラＤＭＡＣのアクセス
制御の下で、例えば、図示しないメモリから所定のパラ
メータや描画処理のためのプリミティブデータの転送を
受け、また、描画した表示データをプリンタなどでハー
ドコピー化するためにそのデータを一旦蓄える図示しな
いメモリへの転送に供する。

一方、マイクロプロセッサＭＰＵがグラフィックデイス
プレィプロセッサＧ［）Ｐをアクセスしようとするとき
は、先ず、マイクロプロセッサＭＰＵは、バス使用要求
信号ＭＢＲＥＱをロウレベルにして、バスアービタＡＢ
Ｒにシステムバスの占有使用を要求する。このとき、バ
スアービタＡＢＲは、既にダイレクトメモリアクセスコ
ントローラＤＭＡＣからシステムバスの占有使用要求が
なされているか否かなどに応じて当該マイクロプロセッ
サＭ、ＰＵからの要求に対して調停を行う。例えば、既
にダイレクトメモリアクセスコントローラＤＭＡＣにシ
ステムバスの占有使用が許可されている場合には、マイ
クロプロセッサＭＰＵによる使用要求は待ち状態とされ
、ダイレクトメモリアクセスコントローラＤＭＡＣによ
る占有使用状態が解除された後に、バスアービタＡＢＲ
は、使用許可信号ＭＢＡＣＫをロウレベルにして、マイ
クロプロセッサＭＰＵにシステムバスの占有使用を許可
する。それに同期して、バスアービタＡＢＲからグラフ
ィックデイスプレィプロセッサＧＤＰに出力されている
識別信号Ｍ／Ｄがハイレベル（マイクロプロセッサＭＰ
Ｕにシステムバスの占有使用が許可されたことを意味す
る）に反転されると共に、使用許可信号ＭＢＡＣＫのロ
ウレベルへの変化に対して所定のタイミングでマイクロ
プロセッサＭＰＵからグラフィックデイスプレィプロセ
ッサＧＤＰのアクセスを選択するためのアドレス信号が
アドレスデコーダ回路ＭＤＥＣに出力されて、チップ選
択信号Ｃ８がロウレベルの選択レベルにされると、グラ
フィックデイスプレィコントローラＧＤＰは、チップ選
択信号ｃＳのロウレベルが確定されるべき所定のタイミ
ングにおいて　ｓｌ別信号Ｍ／Ｄのハイレベルによって
、アクセス要求もとがマイクロプロセッサＭＰＵである
ことを確認する。それによって、グラフィックデイスプ
レィプロセッサＧＤＰは、マイクロプロセッサＭＰＵに
よるアクセス制御を受けることになるが、このときのデ
ータ転送方向は、マイクロプロセッサＭＰＵから供給さ
れるリード・ライト制御信号ＭＲ／Ｗのレベルによって
指示される。このようにして、グラフィックデイスプレ
ィプロセッサＧＤＰがマイクロプロセッサＭＰＵからの
アクセス要求を確認すると、グラフィックデイスプレィ
プロセッサＧＤＰは、マイクロプロセッサＭＰＵのアク
セス制御の下で、例えば、コマンドやパラメータの転送
を受け、また、マイクロプロセッサＭＰＵが分担する描
画対象データの転送に供する。

上記実施例によれば以下の作用効果を得るものである。

（１）相互に非同期でグラフィックデイスプレィプロセ
ッサＧＤＰをアクセス要求するバスマスタモジュールと
してのダイレクトメモリアクセスコントローラＤＭＡＣ
又はマイクロプロセッサＭＰＵによるグラフィックデイ
スプレィプロセッサＧＤＰの選択状態は１種類のチップ
選択信号Ｃ８によって確認され、更に、その選択もとの
確認は、バスアービトレーションの結果に基づいてバス
の占有使用が許可されるバスマスタモジュールをバイナ
リコードで特定するような１ビツトの識別信号Ｍ／Ｄに
基づいて行われることにより、複数のバスマスタモジュ
ールによるアクセス要求を受付は可能なグラフィックデ
イスプレィプロセッサＧＤＰかどのバスマスタモジュー
ルによって選択されたかを判別する回路構成を、夫々の
バスマスタモジュールから個別的にチップ選択信号を受
けて内部で判別する回路構成に比べ、基本的にバスアー
ビトレーションと同等の信頼性をもって簡素化すること
ができる。即ち、グラフィックデイスプレィプロセッサ
ＧＤＰをアクセス可能なバスマスタモジュールの数がい
くら増大しようとも、それらバスマスタモジュールによ
る選択状態の認識は１種類のチップ選択信号Ｏ８で済む
というように１系統化され、且つ、その選択もとの確認
は、バスアービタＡＢＲにおけるバスアービトレーショ
ンの結果に呼応して形成されるバイナリコード化された
識別信号に基づいて直接判別されることにより、夫々の
バスマスタモジュールから個別的にチップ選択信号を受
けて内部で判別する非同期入力形式の判別回路構成に比
べて、その回路構成を著しく簡素化することができる。

（２）上記作用効果より、バスアービタにおけるバスア
ービトレーションの結果に呼応して形成されるバイナリ
コード化された識別信号のビット数は、グラフィックデ
イスプレィプロセッサＧＤＰをアクセス可能なバスマス
タモジュールの数が３個以上の場合、４個までなら２ビ
ツト、８個までなら３ビツトというように増大されるだ
けであるから、アクセス要求もとの認識に必要とされる
信号ビット数、言い換えるなら、そのために必要とされ
る信号をグラフィックデイスプレィプロセッサのような
制御装置が入力する外部入力端子の数は、各バスマスタ
モジュールから個別的にチップ選択信号を受ける従来の
形式に比べ、バスマスタモジュールの数が４個以上とさ
れる場合において、その数が増す毎に低減することがで
きる。

（３）グラフィックデイスプレィプロセッサＧＤＰがダ
イレクトメモリアクセスコントローラＤＭＡＣの制御に
基づくデータ転送を必要とする場合、斯るグラフィック
デイスプレィプロセッサＧＤＰはダイレクトメモリアク
セスコントローラＤＭＡＣに対してアクティブレベルの
転送要求信号ＤＲＥＱを供給するから、グラフィックデ
イスプレィプロセッサＧＤＰは、それ自体の当該実行コ
マンドなどによってそのときのデータ転送方向を予め認
識することができ、内部で予め認識可能なデータ転送方
向を必要に応じて内部に保持しておけば、あえて外部か
らそれを示す信号を受ける必要はない。したがって、ダ
イレクトメモリアクセスコントローラＤＭＡＣによるデ
ータ転送モードには、所定のメモリに対してデータの入
れ換えを行うようなデユアルアドレス転送モードと、グ
ラフィックデイスプレィプロセッサＧＤＰとメモリとの
間で相互にデータ転送を行うようなシングルアドレス転
送モードがあるから、グラフィックデイスプレィプロセ
ッサＧＤＰにリード・ライト制御信号ＤＲ／Ｗが供給さ
れる場合には、当該グラフィックデイスプレィプロセッ
サＧＤＰは、シングルアドレス転送モードにおいてダイ
レクトメモリアクセスコントローラＤ　Ｍ　Ａ　Ｃから
供給されるリード・ライト制御信号ＤＲ／Ｗのレベルを
反転して認識する回路構成が必要とされるが、本実施例
のように、リード・ライト制御信号ＤＲ／Ｗを受けない
構成とすれば、データ転送モードに応じてリード・ライ
ト制御信号ＤＲ／Ｗの極性を反転して認識する回路構成
を不要とすることができる。

以上本発明を実施例に基づいて具体的に説明したが、本
発明は上記実施例に限定されるものではなく、その要旨
を逸脱しない範囲において種々変更可能である。

例えば、上記実施例では、複数のバスマスタモジュール
をマイクロプロセッサ及びダイレクトメモリアクセスコ
ントローラとし、それらバスマスタモジュールによって
アクセス可能な制御装置をグラフィックデイスプレィプ
ロセッサとして説明したが、バスマスタモジュールや制
御装置を構成する具体的なデバイスは上記実施例に限定
されるものではなく、制御装置はコミニュケーション用
コントローラやディスク用コントローラなど各種周辺コ
ントローラなどに変更することが可能であり、また、バ
スマスタモジュールについても同様に変更可能であり、
且つ、その数も適宜に設定することができる。

また、上記実施例では、ダイレクトメモリアクセスコン
トローラから出力されるリード・ライト制御信号をグラ
フィックデイスプレィプロセッサに供給しない実施例に
ついて説明したが、逆に供給するようにすれば、そのリ
ード・ライト制御信号をデータ転送エラーのチエツクに
利用することができる。

また、上記実施例では、バスアービタを用いた場合につ
いて説明したが、複数のバスマスタモジュールによって
アクセス可能とされる制御装置の内部にバスアービタ同
様の回路構成を含めるようにしてもよい、但し、その場
合には、外部端子の数を上記実施例同様に低減すること
はできない。

以上本発明者によってなされた発明をその背＊となった
利用分野であるグラフィク表示システムに適用した場合
について説明したが、本発明はそれに限定されるもので
はなく１種々のマイクロコンピュータシステムに適用す
ることができる。本発明は、少なくとも複数のバスマス
タモジュールによってアクセス可能な制御装置を含む条
件のものに適用することができる。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記の通りである。

すなわち、複数のバスマスタモジュールによるアクセス
要求を受付は可能な制御装置を含むシステムにおいて、
バスマスタモジュールによるバスの占有使用要求に対す
る調停結果に応じてバスの占有使用が許可されるバスマ
スタモジュールを特定する識別信号と、上記デイスプレ
ィコントローラを選択するために各バスマスタモジュー
ルから出力される選択信号のいずれかが選択レベルにさ
れることに呼応して選択レベルにされる１つのチップ選
択信号とに基づいて、複数のバスマスタモジュールによ
るアクセス要求を制御装置が認識するように構成し、何
れかのバスマスタモジュールによる制御装置の選択状態
は１種類のチップ選択信号によって確認され、更に、そ
の選択もとの確認は、バスアービトレーションの結果に
基づいてバスの占有使用が許可されるバスマスタモジュ
ールをバイナリコードで特定するような識別信号に基づ
いて行われることにより、制御装置がどのバスマスタモ
ジュールによって選択されたかを判別する回路構成を、
バスマスタモジュールから個別的にチップ選択信号を受
けて内部で判別する回路構成に比べ、基本的にバスアー
ビトレーションと同等の信頼性をもって簡素化すること
ができると共に、そのために必要とされる制御装置の外
部端子数の低減を達成することができる。

【図面の簡単な説明】

第１図は本発明に係るアクセス要求認識方式をグラフィ
ック表示システムに適用した１実施例の要部を示すブロ
ック図である。 ＭＰＵ・・・マイクロプロセッサ、ＤＭＡＣ・・・ダイ
レクトメモリアクセスコントローラ、ＧＤＰ・・・グラ
フィックデイスプレィプロセッサ、ＭＤＥＣ及びＤＤＥ
Ｃ・・・アドレスデコーダ回路、ＮＯＲ・・・ノアゲー
ト回路、ＡＢＲ・・・バスアービタ、Ｃ８・・・チップ
選択信号、Ｍ／Ｄ・・・識別信号。

Claims (1)

1. 【特許請求の範囲】 １、複数のバスマスタモジュールによるアクセス要求を
   受付け可能な制御装置を含むシステムにおいて、上記バ
   スマスタモジュールによるバスの占有使用要求に対する
   調停結果に応じてバスの占有使用が許可されるバスマス
   タモジュールを特定する識別信号と、上記制御装置を選
   択するために各バスマスタモジュールから出力される選
   択信号のいずれかが選択レベルにされることに呼応して
   選択レベルにされる１つのチップ選択信号とに基づいて
   、複数のバスマスタモジュールによるアクセス要求を制
   御装置が認識するようにされて成るアクセス要求認識方
   式。 ２、上記複数のバスマスタモジュールには、制御装置か
   ら出力される転送要求信号が供給されるダイレクトメモ
   リアクセスコントローラが含まれ、そのダイレクトメモ
   リアクセスコントローラから出力されるリードライト制
   御信号は制御装置に対して非供給とされることを特徴と
   する特許請求の範囲第１項記載のアクセス要求認識方式
   。