JPH0193835A - マイクロプログラム制御装置 - Google Patents
マイクロプログラム制御装置Info
- Publication number
- JPH0193835A JPH0193835A JP62251277A JP25127787A JPH0193835A JP H0193835 A JPH0193835 A JP H0193835A JP 62251277 A JP62251277 A JP 62251277A JP 25127787 A JP25127787 A JP 25127787A JP H0193835 A JPH0193835 A JP H0193835A
- Authority
- JP
- Japan
- Prior art keywords
- test
- microprogram
- address
- rom
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 101100087530 Caenorhabditis elegans rom-1 gene Proteins 0.000 claims 1
- 101100305983 Mus musculus Rom1 gene Proteins 0.000 claims 1
- 238000012360 testing method Methods 0.000 abstract description 71
- 101100524644 Toxoplasma gondii ROM4 gene Proteins 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、マイクロプログラムにより制御されるデータ
処理装置の新規な構成に関する。
処理装置の新規な構成に関する。
従来の技術
従来のこの種のデータ処理装置では、専用のテスト回路
は設けられておらず、テスト時に外部から直接マイクロ
プログラムを入力するか、あるいはテスト用に作られた
マクロのテスト命令を実行することによってマイクロプ
ログラムＲＯＭにあらかじめ設定されたテスト用マイク
ロプログラムを起動する方法を用いていた。また、一般
に、特定のマイクロプログラムアドレスに対しては単一
のマイクロプログラムが出力されるように構成されてい
る。
は設けられておらず、テスト時に外部から直接マイクロ
プログラムを入力するか、あるいはテスト用に作られた
マクロのテスト命令を実行することによってマイクロプ
ログラムＲＯＭにあらかじめ設定されたテスト用マイク
ロプログラムを起動する方法を用いていた。また、一般
に、特定のマイクロプログラムアドレスに対しては単一
のマイクロプログラムが出力されるように構成されてい
る。
発明が解決しようとする問題点
上述したような従来のデータ処理装置では、テストのた
めのマイクロプログラムを実行しようとする場合、以下
のような問題点がある。
めのマイクロプログラムを実行しようとする場合、以下
のような問題点がある。
まず、外部からマイクロプログラムを入カスるためには
、複数の入力端子を設定する必要があり、端子数の限ら
れた特定の装置で多くの端子を占有してしまう。
、複数の入力端子を設定する必要があり、端子数の限ら
れた特定の装置で多くの端子を占有してしまう。
また、マイクロプログラムを人力するために新規にデー
タバスを設ける必要があり、一方、この新規なデータバ
スと既存のデータバスとを共用してテストを実行した場
合、共用されるデータバスに対するテストを行うことが
できない。
タバスを設ける必要があり、一方、この新規なデータバ
スと既存のデータバスとを共用してテストを実行した場
合、共用されるデータバスに対するテストを行うことが
できない。
更に、テストモードで実行されたマイクロプログラムに
よる結果を判定するために、実時間でテストモードの設
定並びに解除を行う必要があり、制御が複雑になる。
よる結果を判定するために、実時間でテストモードの設
定並びに解除を行う必要があり、制御が複雑になる。
また更に、マクロのテスト命令では、マイクロプログラ
ムの容量が増加する一方で、詳細なテストが実行できな
い。
ムの容量が増加する一方で、詳細なテストが実行できな
い。
このように、従来のデータ処理装置の構成では、完全な
テストを実行することが困難であった。しかしながら、
一方で、数十ステップに及ぶようなマイクロプログラム
で構成されている命令の場合、不良の解析あるいはテス
トパターンの短縮等を実現するためには、任意のマイク
ロプログラムＲＯＭの内容を任意の内容に変更するテス
トモードの存在が不可欠である。
テストを実行することが困難であった。しかしながら、
一方で、数十ステップに及ぶようなマイクロプログラム
で構成されている命令の場合、不良の解析あるいはテス
トパターンの短縮等を実現するためには、任意のマイク
ロプログラムＲＯＭの内容を任意の内容に変更するテス
トモードの存在が不可欠である。
そこで、本発明の目的は、より強力なテスト回路を具備
した新規なデータ処理装置を提供することにある。
した新規なデータ処理装置を提供することにある。
問題点を解決するための手段
本発明により、マイクロプログラムが格納されるマイク
ロプログラムＲＯＭを備え、マイクロプログラムにより
制御されて動作するデータ処理において、任意の値を設
定できる設定用のＲＯＭまたはＲＡＭと、該設定用ＲＯ
ＭまたはＲＡＭのアドレスと前記マイクロプログラムＲ
ＯＭのアドレスとを比較する比較器とを備え、該比較器
の比較結果により、マイクロプログラムＲＯＭの内容と
設定用ＲＯＭまたはＲＡＭの内容との何れかを選択的に
マイクロプログラムとして出力するように制御可能に構
成されていることを特徴とするデータ処理装置が提供さ
れる。
ロプログラムＲＯＭを備え、マイクロプログラムにより
制御されて動作するデータ処理において、任意の値を設
定できる設定用のＲＯＭまたはＲＡＭと、該設定用ＲＯ
ＭまたはＲＡＭのアドレスと前記マイクロプログラムＲ
ＯＭのアドレスとを比較する比較器とを備え、該比較器
の比較結果により、マイクロプログラムＲＯＭの内容と
設定用ＲＯＭまたはＲＡＭの内容との何れかを選択的に
マイクロプログラムとして出力するように制御可能に構
成されていることを特徴とするデータ処理装置が提供さ
れる。
作用
本発明のデータ処理装置のテスト回路は、マイクロプロ
グラムＲＯＭの番地が一定の値になったことを検出する
比較器と、任意に値の設定できるＲＡＭ又はＲＯＭ及び
前記比較器の比較結果により、一方を選択してマイクロ
コードとして出力する手段を有している。
グラムＲＯＭの番地が一定の値になったことを検出する
比較器と、任意に値の設定できるＲＡＭ又はＲＯＭ及び
前記比較器の比較結果により、一方を選択してマイクロ
コードとして出力する手段を有している。
前述した従来のテスト回路に対し、上述のような本発明
に係るデータ処理装置は、予約内部にテスト用のマイク
ロプログラムを格納しておき、目的のマイクロアドレス
に達したとき、自動的にテスト用マイクロプログラムに
切替えてテストを実行する。即ち、マイクロプログラム
アドレスによってテストモードに切替える点で独自の構
成を備えている。
に係るデータ処理装置は、予約内部にテスト用のマイク
ロプログラムを格納しておき、目的のマイクロアドレス
に達したとき、自動的にテスト用マイクロプログラムに
切替えてテストを実行する。即ち、マイクロプログラム
アドレスによってテストモードに切替える点で独自の構
成を備えている。
以下に図面を参照して本発明をより具体的に詳述するが
、以下に開示するものは本発明の一実施例に過ぎず、本
発明の技術的範囲を何ら限定するものではない。
、以下に開示するものは本発明の一実施例に過ぎず、本
発明の技術的範囲を何ら限定するものではない。
実施例
第１図は、本発明のひとつの実施例の構成を模式的に示
すブロック図である。
すブロック図である。
■から入力された次のマイクロプログラムアドレスは、
アドレスレジスタ２に保持され、後述するように、通常
はアドレスレジスタ２に保持されたアドレスに基づいて
マイクロプログラムＲＯＭ５に格納されたマイクロプロ
グラムが読み出される。但し、本実施例では、マイクロ
プログラムＲＯＭ５の出力は、マルチプレクサ１９に入
力されるように構成されている。また、アドレスレジス
タ２の出力は、後述する比較器１４にも入力されるよう
に構成されている。
アドレスレジスタ２に保持され、後述するように、通常
はアドレスレジスタ２に保持されたアドレスに基づいて
マイクロプログラムＲＯＭ５に格納されたマイクロプロ
グラムが読み出される。但し、本実施例では、マイクロ
プログラムＲＯＭ５の出力は、マルチプレクサ１９に入
力されるように構成されている。また、アドレスレジス
タ２の出力は、後述する比較器１４にも入力されるよう
に構成されている。
一方、１１から人力されたテスト用アドレスは、テスト
用アドレスレジスタ１２に格納されて、比較器１４に入
力される。更に、テスト用マイクロコードは、テスト用
マイクロコード人力用バス１８からテスト用マイクロコ
ード格納ＲＡＭ１７に人力され、マルチプレクサ１９に
人力される。
用アドレスレジスタ１２に格納されて、比較器１４に入
力される。更に、テスト用マイクロコードは、テスト用
マイクロコード人力用バス１８からテスト用マイクロコ
ード格納ＲＡＭ１７に人力され、マルチプレクサ１９に
人力される。
尚、テスト用アドレスレジスタ１２は、テスト端子１０
によってアクティブにされるように構成されており、ま
た、比較器１４の一致出力は、マルチプレクサ１９を制
御するように構成されている。
によってアクティブにされるように構成されており、ま
た、比較器１４の一致出力は、マルチプレクサ１９を制
御するように構成されている。
上述のように構成されたデータ処理装置は、以下のよう
に動作する。
に動作する。
通常動作時は、アドレスレジスタ２により、３に出力さ
れたアドレスからマイクロＲＯＭ４の内容を読み出した
値が、マイクロプログラムとして、９に出力される。
れたアドレスからマイクロＲＯＭ４の内容を読み出した
値が、マイクロプログラムとして、９に出力される。
一方、テスト端子１０をアクティブにした場合、１１か
ら人力された値を、テストアドレスとしてテスト用アド
レスレジスタ１２に設定する。また、１８から人力され
た値をＲＡＭ１７にテスト用マイクロプログラムとして
を設定する。
ら人力された値を、テストアドレスとしてテスト用アド
レスレジスタ１２に設定する。また、１８から人力され
た値をＲＡＭ１７にテスト用マイクロプログラムとして
を設定する。
ここで、比較器１４において、アドレス３と１３との一
致が検出されると、比較器出力１５がアクティブとなり
、マルチプレクサ１９を通して、テスト用マイクロコー
ド１６が９に出力される。こうして、テストが実行され
る。
致が検出されると、比較器出力１５がアクティブとなり
、マルチプレクサ１９を通して、テスト用マイクロコー
ド１６が９に出力される。こうして、テストが実行され
る。
このような構成は、テスト用マイクロプログラムが何ス
テップあっても同様に適用できる。
テップあっても同様に適用できる。
第２図は、本発明の他の実施例の構成を模式的に示すブ
ロック図である。尚、本実施例においても、通常動作時
に必要な構成、即ち、アドレスレジスタ２、マイクロプ
ログラムＲＯＭ４等の構成は、第１図に示した実施例と
同様であり、同じ参照番号を付している。また、テスト
用アドレスの人力についても、基本的に同じ構成を採っ
ており、２１から人力されたテスト用アドレスは、テス
ト用アドレスレジスタ２０に格納されて、比較器２４に
人力される。
ロック図である。尚、本実施例においても、通常動作時
に必要な構成、即ち、アドレスレジスタ２、マイクロプ
ログラムＲＯＭ４等の構成は、第１図に示した実施例と
同様であり、同じ参照番号を付している。また、テスト
用アドレスの人力についても、基本的に同じ構成を採っ
ており、２１から人力されたテスト用アドレスは、テス
ト用アドレスレジスタ２０に格納されて、比較器２４に
人力される。
本実施例において特徴的な構成は、テスト用マイクロコ
ードの格納手段にあり、本実施例ではテスト用マイクロ
コードをテスト用マイクロプログラムＲＯＭ２６に格納
して内蔵している。従って、このテスト用マイクロプロ
グラムＲＯＭ２６に格納されたマイクロコードが、後述
するようにマルチプレクサ２８に入力される。
ードの格納手段にあり、本実施例ではテスト用マイクロ
コードをテスト用マイクロプログラムＲＯＭ２６に格納
して内蔵している。従って、このテスト用マイクロプロ
グラムＲＯＭ２６に格納されたマイクロコードが、後述
するようにマルチプレクサ２８に入力される。
尚、テスト用アドレスレジスタ２０は、テスト端子２１
によってアクティブにされるように構成されており、ま
た、比較器２４の一致出力は、マルチプレクサ２８を制
御するように構成されている。
によってアクティブにされるように構成されており、ま
た、比較器２４の一致出力は、マルチプレクサ２８を制
御するように構成されている。
上述のように構成されたデータ処理装置は、以下のよう
に動作する。
に動作する。
今、２３によりテストモードが指定されると、２１の値
が２０に設定される、ここで２２に出力されるマイクロ
アドレスと３の値が一致すると２４の比較器で検出され
２５がアクティブになる。２５がアクティブになる事に
よりテス）ＲＯＭ２６の値が２７を通してマルチプレク
サで選択されて、９に出力される。
が２０に設定される、ここで２２に出力されるマイクロ
アドレスと３の値が一致すると２４の比較器で検出され
２５がアクティブになる。２５がアクティブになる事に
よりテス）ＲＯＭ２６の値が２７を通してマルチプレク
サで選択されて、９に出力される。
こうして、テスト用マイクロプログラムが実行される。
尚、この構成も、テスト用マイクロプログラムが何ステ
ップあっても同様に適用できる。
ップあっても同様に適用できる。
発明の詳細
な説明したように、本発明に従えば、通常動作中のマイ
クロプログラムの特定の部分を、自動的にテスト用マイ
クロプログラムとして使用することにより、有効なテス
トを実行することのできるデータ処理装置が提供される
。
クロプログラムの特定の部分を、自動的にテスト用マイ
クロプログラムとして使用することにより、有効なテス
トを実行することのできるデータ処理装置が提供される
。
第１図は、本発明のひとつの実施例の構成を模式的に示
すブロック図であり、 第２図は、本発明の他の実施例の構成を模式的に示すブ
ロック図である。 〔主な参照番号〕 １・・・マイクロプログラムの次のアドレス、２・・・
アドレスレジスタ、 ３・・・マイクロＲＯＭアドレス、 ４・・・マイクロプログラムＲＯＭ。 ５・・・ＲＯＭ出力、 ９・・・マイクロプログラム出力、 １０・・・テスト端子、 １１・・・テストアドレス人力、 １２・・・テストアドレスレジスタ、 １３・・・テストアドレス、 １４・・・比較器、 １５・・・比較結果、 １６・・・テスト用マイクロコード、 １７・・・テスト用マイクロコード格納ＲＡＭ。 １８・・・テスト用マイクロコード入力用バス、１９・
・・マルチプレクサ、 ２０・・・テストアドレスレジスタ、 ２１・・・テストアドレス人力、 ２２・・・テストアドレス、 ２３・・・テスト端子、 ２４・・・比較器、 ２６・・・テスト用マイクロプログラムＲＯＭ。 ２７・・・テスト用マイクロプログラム、２８・・・マ
ルチプレクサ
すブロック図であり、 第２図は、本発明の他の実施例の構成を模式的に示すブ
ロック図である。 〔主な参照番号〕 １・・・マイクロプログラムの次のアドレス、２・・・
アドレスレジスタ、 ３・・・マイクロＲＯＭアドレス、 ４・・・マイクロプログラムＲＯＭ。 ５・・・ＲＯＭ出力、 ９・・・マイクロプログラム出力、 １０・・・テスト端子、 １１・・・テストアドレス人力、 １２・・・テストアドレスレジスタ、 １３・・・テストアドレス、 １４・・・比較器、 １５・・・比較結果、 １６・・・テスト用マイクロコード、 １７・・・テスト用マイクロコード格納ＲＡＭ。 １８・・・テスト用マイクロコード入力用バス、１９・
・・マルチプレクサ、 ２０・・・テストアドレスレジスタ、 ２１・・・テストアドレス人力、 ２２・・・テストアドレス、 ２３・・・テスト端子、 ２４・・・比較器、 ２６・・・テスト用マイクロプログラムＲＯＭ。 ２７・・・テスト用マイクロプログラム、２８・・・マ
ルチプレクサ
Claims (1)
- 【特許請求の範囲】 マイクロプログラムが格納されるマイクロプログラムＲ
ＯＭを備え、マイクロプログラムにより制御されて動作
するデータ処理において、 任意の値を設定できる設定用のＲＯＭまたはＲＡＭと、
該設定用ＲＯＭまたはＲＡＭのアドレスと前記マイクロ
プログラムＲＯＭのアドレスとを比較する比較器とを備
え、 該比較器の比較結果により、マイクロプログラムＲＯＭ
の内容と設定用ＲＯＭまたはＲＡＭの内容との何れかを
選択的にマイクロプログラムとして出力するように制御
可能に構成されていることを特徴とするデータ処理装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62251277A JPH0193835A (ja) | 1987-10-05 | 1987-10-05 | マイクロプログラム制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62251277A JPH0193835A (ja) | 1987-10-05 | 1987-10-05 | マイクロプログラム制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0193835A true JPH0193835A (ja) | 1989-04-12 |
Family
ID=17220403
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62251277A Pending JPH0193835A (ja) | 1987-10-05 | 1987-10-05 | マイクロプログラム制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0193835A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5100659A (en) * | 1988-07-22 | 1992-03-31 | Titan Kogyo Kabushiki Kaisha | White colored deodorizer and process for producing the same |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60221829A (ja) * | 1984-04-19 | 1985-11-06 | Nec Corp | デ−タ処理装置 |
-
1987
- 1987-10-05 JP JP62251277A patent/JPH0193835A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60221829A (ja) * | 1984-04-19 | 1985-11-06 | Nec Corp | デ−タ処理装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5100659A (en) * | 1988-07-22 | 1992-03-31 | Titan Kogyo Kabushiki Kaisha | White colored deodorizer and process for producing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6298437A (ja) | マイクロコンピユ−タ | |
| JPS63250702A (ja) | シ−ケンスコントロ−ラ | |
| JPH0193835A (ja) | マイクロプログラム制御装置 | |
| US4498130A (en) | Apparatus for remotely operating output terminals of a copying machine or the like during self-diagnosis | |
| JPH0420496B2 (ja) | ||
| JPH09243696A (ja) | ディジタル保護リレー試験装置 | |
| JPH01201740A (ja) | マイクロプロセッサトレース装置 | |
| JP2919841B2 (ja) | データ処理装置のテスト方法 | |
| JPS59165157A (ja) | テスト回路内蔵集積回路 | |
| JPS60193056A (ja) | シングルチツプマイクロコンピユ−タ | |
| JPH01116737A (ja) | 電源制御装置 | |
| JPS59153245A (ja) | デバツグ装置 | |
| JPS5870361A (ja) | 入力制御方式 | |
| JPS62125441A (ja) | １チツプマイクロコンピユ−タ | |
| JPS6265143A (ja) | 障害信号発生方式 | |
| JPS63241602A (ja) | シ−ケンス制御装置 | |
| JPS6238746B2 (ja) | ||
| JPH05127944A (ja) | 端末制御デバツグシステム | |
| JPS62274438A (ja) | プログラム試験システム | |
| JPS5843024A (ja) | チヤネル・アドレツシング方式 | |
| JPS6370178A (ja) | 試験装置 | |
| JPS6336011B2 (ja) | ||
| JPS62131341A (ja) | コンピユ−タの試験方式 | |
| JPH0363821A (ja) | マイクロプログラム制御装置 | |
| JPS61153742A (ja) | 試験プログラムの起動制御方式 |