JPH0194649A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、半導体装置に関し、特に゛、電界効果トラン
ジスタとして好適な半導体装置に関する。

［従来の技術］ 第４図は、従来の半導体装置、特にｓ−ｍＡＭ（スタチ
ック・ランダム・アクセス・メモリ）を示す断面図であ
る。

第４図において、半導体基板１上にはソース・ドレイン
領域２、ゲート酸化膜３、素子分離領域４、第１多結晶
シリコン層５などからなるトランジスタ領域が形成され
ている。トランジスタ領域上には層間絶縁酸化膜６が形
成されている。層間絶縁酸化膜６上には、第２多結晶シ
リコン層７が形成されている。

前記第２多結晶シリコン層７は、高抵抗領域９と、配線
材料として用いるために不純物を注入することにより抵
抗を下げた中抵抗領域１０とを有している。

［発明が解決しようとする問題点コ 前記従来の半導体装置では、第２多結晶シリコン層７は
、層間絶縁酸化膜６の平坦な表面に沿って平坦に形成さ
れている。したがって、高抵抗領域９での抵抗値は、第
２多結晶シリコン層７として用いた材料およびその膜厚
によって決定されることから、高い抵抗値に設定するに
は限界があった。したがって、従来の半導体装置による
第２多結晶シリコン層の構成では、高抵抗領域の抵抗値
を十分に高く設定することができなかった。

本発明の目的は、従来と同一のセル面積内で、第２多結
晶シリコン層の高抵抗領域の抵抗値をより高く設定する
ことが可能な半導体装置を提供することにある。

［問題点を解決するための手段］ 本発明に係る半導体装置は、半導体基板と、半導体基板
上に形成されたトランジスタ領域と、トランジスタ領域
上に形成された層間絶縁酸化膜と、層間絶縁酸化膜上に
形成され、かつ高抵抗領域と配線材料としての中抵抗領
域とを有する多結晶シリコン層とを含む半導体装置であ
る。さらに、本発明に係る半導体装置では、層間絶縁酸
化膜層が、高抵抗領域に対応する位置の表面に凹凸を有
し、高抵抗領域が、抵抗値を上げるべくその凹凸に沿っ
て形成されていることを特徴としている。

［作用］ 本発明に係る半導体装置では、第２多結晶シリコン層の
うち、中抵抗領域が配線として機能する。

一方、第２多結晶シリコン層の高抵抗領域は、層間絶縁
酸化膜の表面に沿って形成されている。

本発明では、層間絶縁酸化膜は、高抵抗領域に対応する
位置の表面に凹凸を有している。この結果、高抵抗領域
の長さが長くなり、高抵抗領域の抵抗値をより高くする
ことが可能となる。これにより、同一セル面積内で、第
２多結晶シリコン層の高抵抗領域の抵抗値をより高くす
ることが可能となる。

［実施例］ 本発明の一実施例を示す第１図において、半導体基板１
１の上部には、ソース・ドレイン領域１２（１個のみ図
示）が設けられている。また、半導体基板１１上には、
薄膜状のゲート酸化膜１３および、素子分離用の厚膜状
の酸化膜１４が形成されている。ゲート酸化膜１３およ
び酸化膜１４の上面には、第１多結晶シリコン層１５が
ゲート電極として設けられている。第１多結晶シリコン
層１５および酸化膜１３．１４上には、層間絶縁酸化膜
１６が形成されている。層間絶縁酸化膜１６上には第２
多結晶シリコン層１７が形成されている。

ソース・ドレイン領域１２に対応する位置において、ゲ
ート酸化膜１３にはコンタクト孔１８が形成されている
。また、ソース・ドレイン領域１２およびソース・ドレ
イン領域１２近傍の第１多結晶シリコン層１５の部分に
対応する位置において、層間絶縁酸化膜１６にはコンタ
クト孔１９が設けられている。前記第２多結晶シリコン
層１７において、コンタクト孔１９に対応する位置には
、不純物濃度を高くすることによって中程度の抵抗値に
設定された中抵抗領域２０が設けられている。

中抵抗領域２０は、コンタクト孔１９およびコンタクト
孔１８を通じてソース・ドレイン領域１２にオーミック
接触するとともに、第１多結晶シリコン層１５にもオー
ミック接触、している。この中抵抗領域２０は、抵抗値
が低められることによつそ、配線として用いられている
。隣接する中抵抗領域２０．２０間において、第２多結
晶シリコン層１７は、高抵抗領域２１を有している。一
方、層間絶縁酸化膜１６は、隣接する中抵抗領域２０゜
２０間において、高抵抗領域２１に対応する位置の表面
に３つの突起２２を有している。前記高抵抗領域２１は
、隣接する中抵抗領域２０．２０間において、突起２２
の表面も含めた層間絶縁酸化膜１６の表面に沿って形成
されている。すなわち、隣接する中抵抗領域２０．２０
間において、高抵抗領域２１の長さが、突起２２の存在
によって長くなっている。したがって、中抵抗領域２０
．２０間において、高抵抗領域２１はより高い抵抗値を
示すことになる。

次に、本実施例に係る半導体装置の製造方法を説明する
。まず、半導体基板１１上に、素子分離のための酸化膜
１４を熱酸化膜により形成する。

次に、薄膜状のゲート酸化膜１３を熱酸化膜により形成
し、さらに第１多結晶シリコン層１５を形成してゲート
７１ｉＷとする。次に、半導体基板１１上の所定位置に
不純物を注入して、ソース・ドレイン領域１２を形成す
る。さらに、化学気相成長法により、層間絶縁酸化膜１
６をデポジットする。

これは、ゲート電極である第１多結晶シリコン層１５と
他部分とを絶縁するための絶縁膜である。

次に、ソース・ドレイン領域１２およびソース・ドレイ
ン領域側の第１多結晶シリコン層１５部分に対応する位
置で、酸化膜１６をエツチングし、コンタクト孔１９を
形成する。

コンタクト孔１９を形成した後、第２図に示すように、
半導体装置全面に酸化膜３０を成膜する。

この成膜には、・熱酸化膜や化学気相成長法による酸化
膜などを用いる。さらに、酸化膜３０上にレジスト３１
を塗布する。次に、高抵抗領域２１（第１図）に対応す
る層間絶縁酸化膜１６の部分に凹凸を形成するために、
マスクを用いて所定のレジストパターンを形成する。そ
の後、パターン化されたレジスト３１をマスクとして、
ＲＩＥ（異方性エツチング）などにより、酸化膜３０を
エツチングする。このとき、第２多結晶シリコン層１７
のなじみや被覆性も考え合わせ、エツチング形状を適宜
選択する。このエツチングによって、第３図に示すよう
に、比較的厚さの薄い層間絶縁酸化膜１６に、そこから
上方に突出した突起２２が形成される。次に、突起２２
の上端面に残されたレジスト３１を除去した後、第２多
結晶シリコン層１７をデポジットする。さらに、第２多
結晶シリコン層１７に不純物を注入する。この際、高抵
抗領域２１では、抵抗値を高く設定するために不純物濃
度を低く設定する。また、配線材料として用いる中抵抗
領域２０については、不純物濃度を高く設定して抵抗値
を下げる。

以上の工程を経て第１図に示す半導体装置が形成される
。

［発明の効果］ 本発明に係る半導体装置によれば、層間絶縁酸化膜に凹
凸を形成し、第２多結晶シリコン層の高抵抗領域を凹凸
に沿って形成したので、隣接する中抵抗領域２０間の高
抵抗領域２１の長さを長くでき、高抵抗領域の抵抗値を
より高く設定することが可能となる。しかも、高抵抗領
域の抵抗値を高く設定しても、セル面積は従来と同様で
あり、従来と同一のセル面積内でより高抵抗の第２多結
晶シリコン層を得ることが可能となる。

【図面の簡単な説明】

第１図は、この発明の一実施例の縦断面部分図である。 第２図および第３図は、その形成過程を示す縦断面部分
図である。第４図は、従来例の縦断面部分図である。 １１は半導体基板、１２はソース・ドレイン領域、１３
はゲート酸化膜、１５は第１多結晶シリコン層、１６は
層間絶縁酸化膜、１７は第２多結晶シリコン層、２０は
中抵抗領域、２１は高抵抗領域、２２は突起である。

Claims (1)

1. 【特許請求の範囲】 半導体基板と、 半導体基板上に形成されたトランジスタ領域と、トラン
   ジスタ領域上に形成された層間絶縁酸化膜と、 層間絶縁酸化膜上に形成され、かつ高抵抗領域と配線材
   料としての中抵抗領域とを有する多結晶シリコン層と、 を含む半導体装置おいて、 前記層間絶縁酸化膜は、前記高抵抗領域に対応する位置
   の表面に凹凸を有し、 前記高抵抗領域は、抵抗値を上げるべく前記凹凸に沿っ
   て形成されている ことを特徴とする半導体装置。