JPH0194667A

JPH0194667A - 半導体装置の製造方法

Info

Publication number: JPH0194667A
Application number: JP62251483A
Authority: JP
Inventors: Haruhiko Tanaka; 田中　治彦; Akira Sato; 朗佐藤; Yoshio Sakai; 芳男酒井
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1987-10-07
Filing date: 1987-10-07
Publication date: 1989-04-13
Anticipated expiration: 2012-06-25
Also published as: JP2624709B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、高集積かつ信頼性の高い半導体装置の製造方
法に関する。

〔従来の技術〕

従来、ＭＯＳトランジスタを用いたＬＳＩにおいて、コ
ンタクトホールと拡散層あるいはコンタクトホールとゲ
ート電極との合わせ余裕を低減することを目的として、
拡散層上に例えば多結晶シリコンを被着した後にフィー
ルド絶縁膜あるいはゲート電極上にまで、この多結晶シ
リコンを張り出させてパターニングし、この多結晶シリ
コン上にコンタクトホールを開孔するプロセスが用いら
れている。この具体例としては、特開昭６０−２３１３
５７にダイナミックランダムアクセスメモリ（以下ＤＲ
ＡＭと略記）のビット線コンタクト部及び容量下側電極
に用いた例が示されている。上記多結晶シリコンは低抵
抗電極として用いているため、不純物が高濃度に添加さ
れている必要がある。

〔発明が解決しようとする問題点〕

上記のように、多結晶シリコン膜をシリコン基板に接触
させて用いる場合、議論をｎ型不純物のドープに限れば
、ドーピング法としては以下の３つが主なものとなる。

（１）気相拡散によるリンドープ（２）リンのイオン打ち込み（３）ヒ素のイオン打ち込みこれらの方法の持つ長所・短所につき以下列挙する。

（１）の方法は、多結晶シリコン膜を高濃度にドープす
るのに適しており、また気相からの拡散であるため多結
晶シリコン膜の形状（溝・谷など）にかかわらず均一に
ドープできる。また高濃度にドープできるため多結晶シ
リコン膜の結晶粒も大きく成長し易い。しかしながら、
濃度の制御も難しいこと、その結果、多結晶シリコン膜
にドープしたリンを、接触しているシリコン基板中に拡
散させることによって基板中にｎ十拡散層を形成しよう
とすると、基板中でのｎ型層の接合深さ（以下ＸＪ　と
記す）が深くなり易くしきい値電圧制御やホットキャリ
ア耐圧の面で微細なｎチャネルＭＯＳトランジスタのソ
ース・ドレインの形成に適していないこと、また多結晶
シリコン膜とシリコン基板間の自然酸化膜の影響を受け
やすい、などの欠点がある６（２）の方法は、イオン打ち込みのため、低〜高濃度ま
で制御性良くドープできる。

しかしながら、高濃度にドープした場合には、シリコン
基板中への拡散で形成したｎ型層のＸＪが大きくなり、
微細なトランジスタへの応用に不適当なこと、これを防
ぐために、多結晶シリコン膜への打ち込み量を減らすと
、配線材料であるＡＱとの接触抵抗が大きくなったり、
また多結晶シリコン膜の表面濃度が低下するため、積層
容量型メモリセルの蓄積容量部下側電極としてこの多結
晶シリコン膜を用いた場合、表面の空乏化により蓄積容
量の低下が生じる、などの欠点がある。

（３）の方法は濃度の制御性が良く、ヒ素の拡散係数は
リンに比較して小さいため、高濃度の打ち込みを行なっ
て表面濃度を上げてもシリコン基板中への拡散量は少な
い。従ってシリコン基板中のｎ十拡散層のｘ４も浅く、
微細なｎチャネルＭＯＳトランジスタのソース・ドレイ
ン形成に適している。しかしながら、拡散係数が小さい
ため、溝・谷形状の側壁部へのドープは斜め打ち込みを
行なわない限り不十分になりやすく、このためバターニ
ングのドライエッチ工程でドーピングが不十分な側壁部
でのエツチング速度が遅くなり、エッチ残りが起り易い
。また、ヒ素の拡散は、自然酸化膜の影響を受けやすく
、シリコン基板中に形成したｎ型層のＸＪが変動し易い
。これを防ぐために、ヒ素を高エネルギーで打ち込み、
界面の自然酸化膜を破壊しようとすると、シリコン基板
中で欠陥が発生し、拡散層の逆方向リーク電流の増大を
招く可能性が高いなどの欠点がある。

以上のように、これら３種のドーピング方法は長所・短
所を合わせ持っており、ＬＳＩの高集積化が進むに連れ
て、多結晶シリコン膜をシリコン基板に接触させて用い
る場合のドーピング方法としては、その欠点が問題とな
る。

本発明の目的は、上記問題点を解消し、高集積化された
ＬＳＩにおいて好適な多結晶シリコン膜へのドーピング
方法を提供することにある。

〔問題点を解決するための手段〕

上記目的の達成のために、本発明では多結晶シリコン膜
へのｎ型不純物のドーピングを以下のようにしで行なう
。即ち、ヒ素とリンをイオン打ち込み法により多結晶シ
リコン膜へ打ち込み、この時、リンの打ち込み飛程をヒ
素の打ち込み飛程よりも多結晶シリコン膜の膜厚に近く
なるように（よりシリコン基板との界面近くに不純物分
布のピークがくるように）エネルギーを設定する。

〔作用〕

ヒ素とリンを共に打ち込むことにより、両者のドーピン
グ方法の長所を取り入れることができる。

即ち、ヒ素を高濃度で打ち込むことにより、ｘｌを深く
することなく表面濃度を上げることができる。また、リ
ンの打ち込みにより、溝・谷形状の側壁部分へのドーピ
ングも拡散により補なわれる。

かつリンの飛程を界面に近い所に設定することにより、
界面の自然酸化膜が破壊され、ヒ素のシリコン基板中へ
の拡散の安定化と界面の接触抵抗の低減を図ることがで
きる。さらに、ヒ素が打ち込まれているため、リンの打
ち込み量の設定と表面空乏化への配慮は不要であり、ｘ
ｌを深くしない程度にまで低減することができる。また
、自然酸化膜の破壊はリンのイオン打ち込みで行なわれ
るので、ヒ素を深く打ち込む必要がない、従ってヒ素の
イオン打ち込みにより生じる欠陥は多結晶シリコン膜内
に留めることが可能で、シリコン基板中での欠陥の発生
を抑制できる。

〔実施例〕

以下１本発明の実施例を詳しく説明する。

第１図は１本発明の提供する方法を工程順に示した図で
ある。ここでは基板５上の第１層目多結晶シリコン１を
ゲート電極とするｎチャネルＭＯＳトランジスタのソー
ス又はドレインを成す部分に第１層目多結晶シリコン１
２を接触させ、コンタクトホールとゲート電極との合わ
せ余裕を低減しようとする用途を想定している。これは
、メモリ・ロジック等、ｎチャネルＭｏＳトランジスタ
を用いるＬＳＩ全てに応用できる。

以下、この図に従い説明する。（ａ）は、第１層目多結
晶シリコン１　（ｎチャネルＭＯＳトランジスタのゲー
ト電極となる）をバターニングした後、ｎ−層４を形成
し、第２層目多結晶シリコン３との層間絶縁膜となる５
ｉＯｚ膜２でゲート電極１の上面及び側面を覆い、さら
に第２層目多結晶シリコン膜３を全面に被着した所に、
最初のドーピング種としてヒ素をイオン打ち込みしたも
のである。打ち込みエネルギーは２０〜１００Ｋ　ｅ　
Ｖ　、打ち込み量としては１０１ＢＱｍ−”〜１７１７
（！！Ｉｔ−”が適当である。（ｂ）は、これに加えて
リンを打ちこんだ状態を示す。打ち込みエネルギーは４
０〜ｌ’５０ＫｅＶ、打ち込み量は１０　”ａｍ−”１
７”ａｍ−”程度である。各々の深さ方向分布のピーク
位置は、同図（ｂ）に示したように、ヒ素に比較してリ
ンの方が深く、しかもリンのピーク深さは第２層目の多
結晶シリコン３とシリコン基板５の界面近くにあるため
、界面の自然酸化膜はリンイオンの衝突やイオン・ミキ
シングによって破壊されるにこでは、ヒ素・リンの順に
打ち込みを行なったが、この順序は逆転しても良い。

次に同図（ｃ）は、ヒ素とリンを打ち込んだ状態の第２
層目多結晶シリコン膜３を、例えば９００〜１０００℃
の高温でアニールし、活性化及び再分布させたものであ
る。アニールにより、第１層目多結晶シリコン１の側壁
に沿った部分の第２層目多結晶シリコン膜３にも拡散係
数の大きなリンが入りこんで活性化し、多結層シリコン
膜全体が十分ドープされる。

この結果１次のパターニング時に、ドライエツチング工
程において、多結層シリコン膜のドライエツチング速度
が均一になり、側壁に沿ったエッチ残りが防止される。

また、シリコン基板中にもヒ素とリンが拡散し、ｎ十拡
散層６，７を形成する。

本発明の場合、シリコン基板中に不純物を直接打ち込こ
まず、多結晶シリコンからの固相拡散でｎ型層を形成し
ているため、イオン打ち込みに伴なう欠陥はシリコン基
板中には発生しにくい。更に、ｎ十拡散層６，７はヒ素
とリンの二重拡散で形成されるため、拡散層の接合部分
の濃度勾配もゆるやかにできる。従って、このｎ十拡散
層６゜７の逆方向リーク電流は従来より減少し、ダイナ
ミックメモリのように、リーク電流が情報保持時間に直
接影響するＬＳＩへの応用にも好適な特性となる。一方
、横方向への拡散を考えると、ＭＯＳトランジスタのチ
ャネル側から順に、ｎ−拡散層４、ｎ拡散層６（主にリ
ン）、ｎ十拡散層７（主にヒ素）と並んでいる。これは
、微細なＭＯＳトランジスタの高耐圧化構造として知ら
れるＬＤＤ（ライトリ−ドープ　ドレイン：　Ｌｉｇｈ
ｌｙ　ＤｏｐｅｄＤｒａｉｎ）構造において、ｎ″″層
とｎ型層の間に中間濃度の１層６を加えた形になってい
る。従って横方向についても濃度勾配の緩傾斜化、即ち
横方向電界の低減がなされることになり、ホットキャリ
アの発生がおさえられ、ＭＯＳトランジスタの高信頼化
が期待できる。

（ｄ）は、第２層目多結晶シリコン３をパタ〒ニングし
た図である。

次に、第２図は、積層容量型ダイナミックメモリセルの
容量部下側電極１４及びビット線コンタクト部１５に対
して多結晶シリコンを用い、そのドーピングに本発明の
方法を適用した例である。

まず、容量部下側電極においては、ヒ素の打ち込みによ
って第２層目多結晶シリコン１４を十分に高濃度にドー
プできるため、表面空乏化による蓄積容量の損失を低減
できる。また、第１図においても述べたように、蓄積容
量部に接続するＨ＋拡散層６，７は、欠陥がなく、かつ
ヒ素とリンの二重拡散効果で接合の濃度勾配がゆるやか
になるため逆方向リーク電流が少なく、ダイナミックメ
モリのリフレッシュ特性が向上する。また、ビット線コ
ンタクト部においても、ヒ素の打ち込みにより十分′に
高濃度となった第２層目多結晶シリコン１４はＡＱとの
接触抵抗も小さくかつ結晶粒が大きく成長するため、Ａ
Ｑとの反応の起点となる粒界が少なく、配線のＡＱとの
反応によるコンタタクト不良等が生じにくい、さらに、
メモリセルの情報読み出し用ＭＯＳトランジスタも、第
１図で述べたように、自動的に高耐圧化構造となってい
ることも特長である。

〔発明の効果〕

シリコン基板に多結晶シリコン膜を直接被着して用いる
場合に、本発明のドーピング方法を該多結晶シリコン膜
に適用することにより次のような効果が得られる。

（１）均一に高濃度のｎ型不純物ドーピングを、シリコ
ン基板中のＸＪ　を大きくすることなく可能とする。

（２）該多結晶シリコン膜とシリコン基板の界面に存在
する自然酸化膜の影響を低減し、該多結晶シリコン膜か
らシリコン基板への拡散を安定させると共に、接触抵抗
を低減する。

（３）該多結晶シリコン膜からの拡散によりシリコン基
板中に形成されるｎ÷拡散層の逆方向リーク電流を低減
すると共に、このｎ十拡散層をソース・ドレインとする
ｎチャネルＭＯＳトランジスタのホットキャリア耐性を
高める。

【図面の簡単な説明】

第１図は、本発明のドーピング方法を、ｎチャネルＭｏ
Ｓトランジスタのソース・ドレイン領域に形成した多結
晶シリコン膜に対して適用した場合のプロセス手順を示
した断面図、第２図は、積層容量型ダイナミックメモリ
セルに対して適用した例の断面図である。１・・・第１層目多結晶シリコン（ゲート電極）、２・
・・ＳｉＯｚＭ、３・・・第２層目多結晶シリコン、４
・・・ｎ−拡散層、５・・・シリコン基板、６・・・ｎ
拡散層（主としてリンから成る）、７・・・ｎ十拡散層
（主としてヒ素から成る）、８・・・打ち込まれたヒ素
の分布のピーク位置、９・・・打ち込まれたリンの分布
のピーク位置、１０・・・フィールド５ｉｏｚ膜、１１
・・・第３層目多結晶シリコン（プレート）、１２・・
・ＡＱ配線（ビット線）、１３・・・容量絶ａｌｌ、１
４・・・第２層目多結晶シリコン（容量部下側電極）、
１５・・・第２層目多結晶シリコン（ビット線コンタ第
　　ｌ　　日

Claims

【特許請求の範囲】１、半導体基板に多結晶シリコン膜を直接接触させる構
造を含む半導体装置において、該多結晶シリコン膜への
不純物ドーピングを行なう方法として、イオン打ち込み
法を用いて、２種類以上の不純物を、各々の飛程が異な
るような打ち込みエネルギーにて行なうことを特徴とす
る半導体装置の製造方法。２、イオン打ち込み法を用いて、ヒ素とリンを該多結晶
シリコン膜へ打ち込み、このとき、リンの打ち込み飛程
がヒ素のそれよりも該多結晶シリコン膜の膜厚に近くな
るように打ち込みエネルギーを設定することを特徴とし
た第１項記載の半導体装置の製造方法。