JPH0194765A - イメージデータ処理装置 - Google Patents

イメージデータ処理装置

Info

Publication number
JPH0194765A
JPH0194765A JP62251460A JP25146087A JPH0194765A JP H0194765 A JPH0194765 A JP H0194765A JP 62251460 A JP62251460 A JP 62251460A JP 25146087 A JP25146087 A JP 25146087A JP H0194765 A JPH0194765 A JP H0194765A
Authority
JP
Japan
Prior art keywords
image data
section
memory
code
image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62251460A
Other languages
English (en)
Inventor
Shungo Mori
森 俊吾
Takashi Ishizaki
貴 石崎
Takeshi Hatanabe
畑辺 健
Takashi Shimada
隆志 島田
Hiroshi Yamashita
浩 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP62251460A priority Critical patent/JPH0194765A/ja
Publication of JPH0194765A publication Critical patent/JPH0194765A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、イメージデータを入力し、イメージ処理を
施し、イメージデータを出力するイメージデータ処理装
置1こ関するものである。
〔従来の技術〕
第2図は例えば1985年1月28日発行の「日経エレ
クトロニクス」の第209〜211頁に示された従来の
イメージデータ処理装置を示すブロック図であり、図に
おいて、1は装置全体の制御を掌る上位側中央処理ユニ
ット部(以下、上位側020部という)、2はこの上位
側020部1が使用する上位側CPU部用メモリ部、3
は図示を省略した通信回線等を介して、他の装置との間
で圧縮コードあるいはイメージデータそのままでデータ
の授受を行う機能を備えた汎用インタフェース部、4は
それらを接続するシステムバス、5はこのシステムバス
4とは独立のイメージデータ転送用バス、6はこれらシ
ステムバス4とイメージデータ転送用バス5の間に接続
された下位側中央処理ユニット(以下、下位側CPU部
という)、7は同じくシステムバス4とイメージデータ
転送用バス5の間に接続され、圧縮/伸長用の汎用LS
Iを内蔵して、イメージデータの圧縮、及びイメージデ
ータへの伸長を行う圧縮/伸長部、8は前記イメージデ
ータ転送用バス5に接続されたフレームメモリ部、9は
同じくイメージデータ転送用バス5に接続され、イメー
ジデータの入力及び出力を制御する入出力制御部、10
は前記フレームメモリ部8に接続されたCPTデイスプ
レィ等による表示部、11は前記人出力制御部9に接続
され、イメージデータが入力されるイメージ入力部、1
2は同じく入出力制御部9に接続され、イメージデータ
を出力するイメージ出力部である。
次に動作について説明する。イメージデータを入力する
際1、まず、上位側CPU部lより、イメージデータを
入力するためのコマンドが下位側CPU部6に対して発
行される。下位側CPU部6は当該コマンドを受け取る
と、圧縮/伸長部7及び入出力制御部9に対してイメー
ジデータ入力の指示を与える。当該指示を受け取った入
出力制御部9はイメージ入力部IIを制御してイメージ
データの入力を行い、入力されたイメージ・データをイ
メージデータ転送用バス7を介して圧縮/伸長部7へ渡
す。圧縮/伸長部7は受け取ったイメージデータにモデ
ファイトハフマン方式、モデファイトリード方式等の圧
縮処理を施して圧縮コードに変換し、システムバス4を
介して上位側CPU部用メモリ部2へ格納する。このよ
うにして上位側CPU部用メモリ部2に格納された圧縮
コードは、汎用インタフェース部3より通信回線等に出
力される。
また、イメージデータを出力する際には、下位側CPU
部6は上位側CPU部Iからのコマンドを受け取ると、
汎用インタフェース部3によって上位側CPU部用メモ
リ部2に格納された通信回線等からの圧縮コードを、圧
縮/伸長部7へ転送して前述の場合とは逆にイメージデ
ータへ変換し、そのイメージデータをイメージデータ転
送用バス5を介して入出力制御部9へ渡すとともに、入
出力制御部9にイメージデータの出力を指示し、これを
受けた入出力制御部9は当該イメージデータをイメージ
出力部12に出力する。 ゛ここで、前記圧縮/伸長部
7はデ゛−夕の変換を行わずに、システムバス4上のデ
ータをイメージデータ転送用バス5へ、あるいはイメー
ジデータ転送用バス5上のデータをシステムバス4へ直
接転送することも可能としている。
また、表示部IOはイメージ入力部11より入力された
イメージデータを入出力制御部9よりフレームメモリ部
8へ転送し、あるいは圧縮/伸長部7で圧縮コードより
伸長されたイメージデータをフレームメモリ部8へ転送
すること等によってイメージデータの表示を行う。
〔発明が解決しようとする問題点〕
従来のイメージデータ処理装置は以上のように構成され
ているので、圧縮/伸長用の汎用LSIを内蔵した圧縮
/伸長部が必要となるため装置が複雑化するばかりでな
く、機能も限定されたちのとなることからシステムの柔
軟性に欠けるなどの問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、装置の簡素化が可能で汎用性に富んだイメー
ジデータ処理装置を得ることを目的とする。
〔問題点を解決するための手段〕
この発明に係るイメージデータ処理装置は、イメージデ
ータと圧縮コードとを相互に変換するための符号化コー
ド、及び復号化コードを格納したメモリ部を設け、さら
に、ビット操作及びビットフィールド操作機能を備えた
マイクロプロセッサを搭載して、前記メモリ部に格納さ
れた符号化コード及び復号化コiドに基づいて、イメー
ジ人力部からのイメージデータを圧縮コードに変換する
とともに、圧縮コー・ドをイメージデータに変換してイ
メージ出力装置へ出力する下位側中央処理ユニット部を
設けたものである。
〔作用〕
この発明におけるイメージデータ処理装置は、イメージ
データと圧縮コードとの相互変換を、メモリ部に格納さ
れた符号化コード及び復号化コードを用いて、下位側C
PU部に搭載されたマイクロプロセッサのファームウェ
アで実行することにより、装置内に独立した圧縮/伸長
部を用意する必要をなくし、さらに、圧縮/伸長意外の
機能が必要となった時、ファームウェアの修正のみです
むようにして、柔軟性に富んだシステムの実現を可能と
する。
〔実施例〕
以下、この発明の一実施例を図について説明する。第1
図において、lは上位側CPU部、2は上位側CPU部
用メモリ部、3は汎用インタフェース部、4はシステム
バス、5はイメージデータ転送用バス、8はフレームメ
モリ部、9は人出力制御部、10は表示部、11はイメ
ージ入力部、12はイメージ出力部であり、第2図に同
一符号を付した従来のそれらと同一、あるいは相当部分
であるため詳細な説明は省略する。また、13はビット
操作及びビットフィールド操作機能を備えたマイクロプ
ロセッサを搭載し、当該マイクロプロセッサのファーム
ウェアによって、イメージ入力部11からのイメージ、
データを圧縮コードに変換するとともに、圧縮コードを
イメージデータに変換してイメージ出力装置12へ出力
する下位側CPU部、14はこの下位側CPU部13が
イメージデータと圧縮コードとの相互変換の際の圧縮/
伸長に用いる符号化コード及び復号化コードが格納され
、さらに前記圧縮/伸長を行う過程で必要なワークエリ
アとしても使用されるメモリ部であり、これらは前記シ
ステムバス4とイメージデータ転送用バス5との間に接
続されている。
次に動作について説明する。イメージデータを入力する
際、まず、上位側CPU部1より、イメージデータを人
力するためのコマンドが下位側CPU部13に対して発
行され、下位側CPU部■3は当該コマンドを受け取る
と、人出力制御部9に対してイメージデータ入力の指示
を与える。当該指示を受け取った入出力制御部9はイメ
ージ人力部11を制御してイメージデータの入力を行い
、入力されたイメージデータをイメージデータ転送用バ
ス7を介してメモリ部14のワークエリアに格納する。
下位側CPU部13はメモリ部14のワークエリアに格
納されたイメージデータを、当該メモリ部I4上の符号
化コードを参照しながら圧縮コードに変換し、得られた
圧縮コードを当該メモリ部14のワークエリアに再度格
納する。上位側CPU部1はこのメモリ1414のワー
クエリアに格納された圧縮コードを、システムバス4を
介して上位側CPU部用メモリ部2へ格納し、さらに汎
用インタフェース部3より通信回線等に出力する。
また、イメージデータを出力する際には、下位側CPU
部6は上位側CPU部lからのコマンドを受け取ると、
汎用インタフェース部3より上位側CPU部用メモリ部
2に格納され、上位側CPU部lによってメモリ部14
のワークエリアに格納された通信回線等からの圧縮コー
ドを、当該メモリ部14上の複合化コードを参照しなが
ら、前述の場合とは逆にイメージデータへ変換し、得ら
れたイメージデータをメモリ部14のワークエリアに再
度格納する。下位側CPU部13は、さらに、入出力制
御部9に対してイメージデータの出力の指示を行うとと
もに、イメージデータ転送用バス5を介してイメージデ
ータを入出力制御部9へ渡し、これを受けた入出力制御
部9は当該イメージデータをイメージ出力部12に出力
する。
その他の動作は従来のものと何等かわるところはない。
なお、上記実施例では下位側CPU部とメモリ部とをそ
れぞれ独立したハードウェアで形成したものを示したが
、イメージデータのメモリ容量が小さなものであれば、
両者を同一のハードウェア内に組み込んでもよt(。ま
た、システムバス、イメージデータ転送用バス、もしく
は入出力制御部にディスクインタフェース機能を組み込
み、圧縮コードあるいはイメージデータそのままを格納
する構成としてもよい。
〔発明の効果〕
以上のように、この発明によればメモリ部に格納された
符号化コード及び復号化コードを用い、下位側CPU部
に搭載されたマイクロプロセッサのファームウェアによ
ってイメージデータと圧縮コードとの相互変換を実行す
るように構成したので、装置内に独立した圧縮/伸長部
を用意しておく必要がなくなり、また、圧縮/伸長以外
の機能が必要となったような場合でも、ファームウェア
の修正のみで対応可能となるため、構成が簡単で、柔軟
性にも富んだイメージデータ処理装置が得られる効果が
ある。
【図面の簡単な説明】
第1図はこの発明の一実施例によるイメージデータ処理
装置を示すブロック図、第2図は従来のイメージデータ
処理装置を示すブロック図である。 1は上位側CPU部、11はイメージ入力部、12はイ
メージ出力部、13は下位側CPU部、14はメモリ部
。 なお、図中、同一符号は同一、又は相当部分を示す。 第1図 4ニジステム八ス

Claims (1)

    【特許請求の範囲】
  1. 装置全体の制御を掌る上位側中央処理ユニット部と、イ
    メージデータの入力が行われるイメージ入力部と、イメ
    ージデータが出力されるイメージ出力部と、前記イメー
    ジデータを圧縮コードに変換するための符号化コード及
    び前記圧縮コードを前記イメージデータに変換するため
    の復号化コードが格納されたメモリ部と、ビット操作及
    びビットフィールド操作が可能なマイクロプロセッサを
    搭載して、前記上位側中央処理ユニット部からのコマン
    ドを受け取ると、前記イメージ入力部から入力されたイ
    メージデータを前記メモリ部に格納された前記符号化コ
    ードを用いて圧縮コードに変換し、また、圧縮コードを
    前記メモリ部に格納された前記復号化コードを用いてイ
    メージデータに変換して前記イメージ出力装置へ出力す
    る下位側中央処理ユニット部とを備えたイメージデータ
    処理装置。
JP62251460A 1987-10-07 1987-10-07 イメージデータ処理装置 Pending JPH0194765A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62251460A JPH0194765A (ja) 1987-10-07 1987-10-07 イメージデータ処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62251460A JPH0194765A (ja) 1987-10-07 1987-10-07 イメージデータ処理装置

Publications (1)

Publication Number Publication Date
JPH0194765A true JPH0194765A (ja) 1989-04-13

Family

ID=17223150

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62251460A Pending JPH0194765A (ja) 1987-10-07 1987-10-07 イメージデータ処理装置

Country Status (1)

Country Link
JP (1) JPH0194765A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03162067A (ja) * 1989-11-20 1991-07-12 Shimadzu Corp ファクシミリ画像メモリ制御回路
JPH09224242A (ja) * 1996-02-16 1997-08-26 Nec Corp 画像データバス装備画像圧縮伸長機構

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03162067A (ja) * 1989-11-20 1991-07-12 Shimadzu Corp ファクシミリ画像メモリ制御回路
JPH09224242A (ja) * 1996-02-16 1997-08-26 Nec Corp 画像データバス装備画像圧縮伸長機構

Similar Documents

Publication Publication Date Title
JP2761449B2 (ja) イメージ処理システム
JPH0194765A (ja) イメージデータ処理装置
JPS63311583A (ja) 手書き文字認識システム
JPS61164377A (ja) 符号,復号方式
JP2000092485A5 (ja) 画像処理装置及び画像処理方法
JPH02108119A (ja) データ圧縮装置
JPH06154211A (ja) 超音波診断装置
JPH04296921A (ja) キー入力装置
JPS63245717A (ja) デ−タ変換装置
JP2606831B2 (ja) イメージ処理装置
JP2585472B2 (ja) バス変換回路
JPH11296269A (ja) 入力変換装置
JPH04258084A (ja) 符号則変換装置
JPH09330194A (ja) 情報処理装置
JPS6358551A (ja) 遠隔保守方式
JPH10340245A (ja) 入力デバイスの中継装置と入力デバイスの接続構造
JPH02287618A (ja) データ処理装置
JPH03277069A (ja) 圧縮伸張コントローラ
JPH04170269A (ja) 二値画像データ圧縮伸長回路
JPS5953926A (ja) 制御装置
JPH01134574A (ja) 画像入力装置
JPH0199154A (ja) データ転送装置
JPH05108810A (ja) イメージ処理装置
JP2003330706A (ja) デジタル信号処理装置およびデジタル信号処理方法
JPH0793497A (ja) 携帯型電子装置