JPH0195061A - ビットマップメモリのアクセス回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 プリンタ装置等に備えられるビットマツプメモリのアク
セス回路に関し、 例えば行のような細かな単位で重畳／非重畳を知り、そ
の単位のグラフィックイメージデータに有意なデータが
ない場合に文字のみを印字する場合と同様な制御を行っ
て、高速印字を可能にすることを目的とし、 アクセス回路の内部で発生させた二次元のアドレス値を
記録するそれぞれ２個の保留手段と、それらの記録内容
を外部よりリセットした後に発生する前記二次元のアド
レス値それぞれの最も小さい値及び最も大きい値を判定
し、前記４個の保留手段に記録する比較手段と各保留手
段に記録された値を外部から読み出す出力手段とを備え
るように構成する。

（産業上の利用分野〕 本発明は、プリンタ装置等に備えられるビットマツプメ
モリのアクセス回路に関し、特に、高速印字の可能なハ
ードウェアを構成するビットマツプメモリのアクセス回
路に関する。

文字とグラフインクイメージ等を重畳して印刷するプリ
ンタ装置では、グラフィックイメージのみを予めビット
マツプメモリに展開し、印刷時に文字コードデータをビ
ットイメージの情報に展開しながら、ビットマツプメモ
リに蓄えられたグラフィックイメージデータと重畳印刷
する方法が、一般にとられている。このとき、文字のみ
の場合のように重畳印刷をする必要のない場合は、印字
の制御方法を変更すれば、重畳時よりも高速の印字が可
能となるが、この処理を行うアクセスハードウェアは従
来なかった。

〔従来の技術〕

一般に、ビットマツプメモリのアクセスを行うハードウ
ェアは、描画動作を指示するコード及び描画位置を特定
するアドレス等のパラメータ情報から、描画軌跡をビッ
トマツプメモリの操作対象アドレス・ビットとして計算
し、Ｘアドレス及びＹアドレスとして出力している。

第４図は、ビットマツプメモリのアクセス回路としてベ
クトルジェネレータを使用した一例を示す構成図である
。第４図において、システム構成は、ＭＰＵＩと、その
ＭＰＵ１にシステムバス２で接続されたシステムメモリ
３と、同じシステムバス２を介してＭＰＵＩに指令され
るベクトルジェネレータ４と、そのベクトルジェネレー
タ４にイメージバス５を介して接続されたビットマツプ
メモリ６とで成る。

上記のベクトルジェネレータ４は、Ｍ　Ｐ　ｔＪ　１に
より与えられた２点間に直線描画を行うため、直線を近
似したドツトで表現し、そのドツト位置を二次元アドレ
スとして出力するもので、ビットマツプメモリのアクセ
ス回路として作用する。以下は、８１９２Ｘ８１９２の
ビットマツプメモリが操作可能な例を説明する。

第５図は従来のベクトルジェネレータの内部を示す構成
図で、前記ＭＰＵＩからの動作指示及びパラメータはレ
ジスタ群１１にシステムバス制御部１２を介して書込ま
れ、動作を開始する。直線両端の２点の座標もパラメー
タとしてレジスタ群１１に書込まれる。ベクトルジェネ
レータ４は、アドレス制御部１３．レングス制御部１４
．シーケンス制御部１５及び描画パターン制御部１６を
備え、前記２点の座標から通過点をドツト位置で近似さ
せて算出し、イメージバス制御部１７により２６ビツト
のアドレスとして描画位置を外部に知らせる。ＭＡＩ〜
ＭＡ１３がＸ軸アドレスに対応し、ＭＡ１４〜ＭＡ２６
がＹ軸アドレスに対応する。尚、図中１８は、タイミン
グ制御部１８である。

〔発明が解決しようとする問題点〕

しかしながら、上記従来の回路では、描画点の含まれる
範囲をベクトルジェネレータ内において記録する機能を
もっていないことが大きな欠点になっている。ビットマ
ツプメモリのアクセス回路のハードウェアで、ビットマ
ツプメモリ上に描画した範囲についての情報を得ること
ができなかったため、ページ単位でしか重畳／非重畳を
認識できず、ページ内の一部分にしかグラフインクイメ
ージデータがない場合でも、ページ内のすべての行を重
畳された場合と同一の条件で印字動作を行い、文字だけ
の印字データしかない行でも低速の印字が行われ、印字
動作の高速化の妨げとなっていた。

本発明は、このような問題点に鑑みて創案されたもので
、例えば行のような細かな単位で重畳／非重畳を知り、
その単位のグラフィックイメージデータに有意なデータ
がない場合に、文字のみを印字する場合と同様な制御を
行って、高速印字を可能とするビットマツプメモリのア
クセス回路を提供することを目的とする。

〔問題点を解決するための手段〕

本発明において、上記の問題点を解決するための手段は
、ビットマツプメモリへ書込むグラフィックイメージデ
ータを二次元のアドレスで指示するビットマツプメモリ
のアクセス回路において、アクセス回路の内部で発生さ
せた二次元のアドレス値を記録するそれぞれ２個の保留
手段と、それらの記録内容を外部よりリセットした後に
発生する前記二次元のアドレス値それぞれの最も小さい
値及び最も大きい値を判定し、前記４個の保留手段に記
録する比較手段と、各保留手段に記録された値を外部か
ら読み出す出力手段とを備えたビットマツプメモリのア
クセス回路とするものである。

〔作　用〕

従来例で説明した如く、ビットマツプメモリのアクセス
を行うハードウェアは、描画動作を指示するコート及び
描画位置を特定するアドレス等のパラメータ情報から、
描画軌跡をビットマツプメモリの操作対象アドレス・ビ
ットとして計算し、Ｘアドレス及びＹアドレスとして出
力している。

この計算された操作対象アドレスのＸアドレス及びＹア
ドレスそれぞれについて上限値と下限値をビットマツプ
メモリ・アクセスハードウェア内に保持し、その値を外
部より読取れば、印刷制御の際に、ビットマツプメモリ
上に有意なデータが有る範囲についての情報を得て、よ
り高速な印字動作を行うことが可能となる。

本発明では、４個の保留手段を設け、それらの保留手段
へ入力手段からＸアドレスとＹアドレスを２つずつリセ
ットを行い、その都度、比較手段により、リセットされ
た記録内容がＸアドレスとＹアドレスの上限値又は下限
値であるかの判定を行って、２つのアドレスの上限値と
下限値を記録するようにし、出力手段によりそれらを読
み出すものである。

〔実施例〕

以下、図面を参照して、本発明の実施例を詳細に説明す
る。

第１図は、本発明によるビットマツプメモリのアクセス
回路の一実施例を示す構成図である。同図において、ア
クセス回路としてのベクトルジェネレータは、基本的に
は第５図に示した従来例とほぼ同様であるが、ただ、ア
ドレス制御部１３とイメージバス制御部１７との間に、
描画範囲判定部１９が追加され、内部において記録され
たデータ（ＸＩ、Ｘ２．Ｙｌ、Ｙ２）を内部レジスタの
情報として、ＭＰＵ側からの読み取りを可能としている
。

また、これに対応する従来部分の若干の変更としては、
レジスタ群１１内に記録内容をリセットするビットを追
加している、このビットがオンとなった後の最初の描画
動作においては以前の情報と比較することなく、前記Ｘ
１及びＸ２としてはその時点におけるＸアドレスの値Ｘ
ｃの内容をセットし、同様にＹｌ、Ｙ２にはその時点に
おけるＹアドレスの値Ｙｃの内容をセットする。セット
したのちは、このビットはオフにされる。

第２図は、上記の描画範囲判定部を詳細に示す回路図で
ある。第２図において、描画範囲判定部は、４つのデー
タ（ＸＩ、Ｘ２．Ｙｌ、Ｙ２）を記録する保留手段とし
ての４個のレジスタ２１゜２２．２３及び２４が並列に
配設され、それらのレジスタにそれぞれ記録内容を外部
よりリセットする信号を発生するレジスタ群１１のリセ
ット信号を導くリード線３１，３２．３３及び３４と、
比較回路４１．４２．４３及び４４とが接続されている
。４個の比較回路は、それぞれの比較条件により、既に
記録された内容（ＸＩ、Ｘ２．Ｙｌ。

Ｙ２）とその時点におけるアドレス値Ｘｃ又はＹＣとを
比較し、比較条件の一致した場合（即ち、以前に操作し
た値より大きなアドレス又は小さなアドレスに対しての
操作が発生した場合）には、レジスタ２１又は２２．２
３又は２４の記録内容が、より大きな値もしくはより小
さな値に更新される。

第３図は上記実施例の動作の一例を示すタイムチャート
で、基本クロックの１サイクルを１アドレスの出力に対
応させている。同図に示す如く、まず、リセットビット
がオンとなった後の最初の描画動作では、その時点にお
けるＸアドレスの値Ｘｃの内容を前記レジスタ２１及び
２２にセットし、Ｙアドレスの値Ｙｃの内容をレジスタ
２３及び２４にセットする。セットしたのちは、このビ
ットはオフにされる。次いで、新たにその時点における
Ｘｃ及びＹｃが入力されて来ると、４個の比較回路が、
それらのＸｃ及びＹｃの内容と既に記録された内容Ｘｉ
、Ｘ２及びＹｌ、Ｙ２を比較し、それぞれの比較条件に
より、更新するか否かを判定する。この動作を繰返すこ
とにより、各レジスタのＸＩ、Ｘ２．Ｙｌ、Ｙ２には、
リセット後に発生した最も大きなＸアドレス又は最も小
さなＸアドレス、最も大きなＸアドレス又は最も小さな
Ｘアドレスが記録されることとなる。

前記レジスタ２・１，２２．２３及び２４には、記録さ
れた値を外部から読み出す出力手段（リード線）５１，
５２．５３及び５４が接続されていて、ベクトルジェネ
レータ４のレジスタ群１１を介して、冒頭で説明したよ
うにＭＰＵ側からの読取りを可能としている。これによ
り、印刷制御を行うファームウェアは、実際に描画が行
われたビットマツプの範囲を知ることができ、この範囲
内のみで重畳に対する特殊な印刷動作を行えばよい。

本実施例では、直線描画の為のビットマツプメモリとア
クセスハードウェアを例として記述したが、これにとど
まらず、円、楕円等の複雑な図形描画が可能なハードウ
ェアにおいても同様な考えで実現でき、より大きな効果
が期待できる。

また、本実施例では、第２図に示す如く、保留手段、入
力手段、比較手段、出力手段を一括して描画範囲判定部
１９内に配設したが、アクセス回路内のいずれに配設し
ても本発明か可能なことは言うまでもない。

尚、ここで強調したいことは、本発明の重要性が、ＭＰ
Ｕにビットマツプの範囲を知らせる直接“効果にあるの
ではなく、その認識により、文字をイメージデータとし
て印字しなくてもよいケースを教済できる点にある。文
字を文字データとして印字することとイメージデータと
しこ印字することとの相違は、両者の印字速度の差を考
えると、圧倒的な意味がある。

〔発明の効果〕

以上、説明したとおり、本発明によれば、文字にグラフ
ィックイメージ等を重畳して印刷するプリンタ装置にお
いて、例えば行単位のような一層細かな単位での重畳／
非重畳を知り、その単位のグラフィックイメージデータ
に有意なデータがない場合に、文字のみを印字する場合
と同様に制御することにより、高速印字を可能とするビ
ットマツプメモリのアクセス装置を提供することができ
る。

【図面の簡単な説明】

第１図は本発明の一実施例の構成図、 第２図は実施例の描画範囲判定部の回路図、第３図は実
施例の動作のタイムチャート、第４図は一般的なアクセ
ス装置の構成図、第５図は従来例の構成図である。 １；ＭＰＵ。 ２；システムバス、 ３；システムメモリ、 ４；ベクトルジェネレータ（アクセス回路）、５；イメ
ージバス、 ６；ビットマツプメモリ、 １１；レジスタ群、 １２；システムバス制御部、 １３；アドレス制御部、 １４；レングス制御部、 １５；シーケンス制御部、 １６；描画パターン制御部、 １７；イメージバス制御部、 １８；タイミング制御部、 １９；描画範囲判定部、 ２１．２２．２３，２４；レジスタ（保留手段）、３１
．３２，３３，３４ｉ人力回線（入力手段）、４１．４
２．４３，４４ｉ比較回路（比較手段）、５１．５２，
５３，５４；出力回路（出力手段）。

Claims (1)

1. 【特許請求の範囲】 ビットマップメモリ（６）へ書込む、グラフィックイメ
   ージデータを二次元のアドレスで指示するビットマップ
   メモリのアクセス回路（４）において、 アクセス回路（４）の内部で発生させた二次元のアドレ
   ス値を記録するそれぞれ２個の保留手段（２１、２２、
   ２３及び２４）と、 それらの記録内容を外部よりリセットした後に発生する
   前記二次元のアドレス値それぞれの最も小さい値及び最
   も大きい値を判定し、前記４個の保留手段（２１、２２
   、２３及び２４）に記録する比較手段（４１、４２、４
   ３及び４４）と、各保留手段（２１、２２、２３及び２
   ４）に記録された値を外部から読み出す出力手段（５１
   、５２、５３及び５４）とを備えたことを特徴とするビ
   ットマップメモリのアクセス回路。