JPH0195616A

JPH0195616A - 双方向性分岐器

Info

Publication number: JPH0195616A
Application number: JP25397987A
Authority: JP
Inventors: Hitoshi Komine; 仁小峰
Original assignee: URO Electronics Ind Co Ltd
Current assignee: URO Electronics Ind Co Ltd
Priority date: 1987-10-07
Filing date: 1987-10-07
Publication date: 1989-04-13

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、双方向性分岐器に関し、特に、コンピュータ
、ＯＡ機器、端末機、計測器等の各装置を信号幹線で結
合し、ネットワークを構成するときに、信号幹線と各装
置とを接続するために用いる双方向性分岐器に関するも
のである。

〔従来の技術〕

一つのビル内や限られた地域内において、コンピュータ
、ＯＡ機器、端末機、計測器等の各装置の間を信号幹線
で接続することにより、情報のネットワークを構成する
ことが行われている。このネットワークは、例えば、第
８図に示すように、異る２つのビルに配置されたそれぞ
れのコンピュータ６の間を信号幹線４Ｂで接続し、この
信号幹線４Ｂに分岐器Ｂ□、Ｂ２．Ｂ、を挿入して、分
岐ｉＢ、、Ｂ、、Ｂ、＆、−ＯＡ機器、端末機、計測器
等（以下、単に端末機７という）の各装置を接続するこ
とにより構成される。このネットワークでは、コンピュ
ータ６からそれぞれの端末機フヘ必要な信号を出力し、
また端末機７からコンピュータ７へ向けて信号を入力す
る。したがって、このネットワークを構成するために使
用する分岐器Ｂ１゜Ｂ２．Ｂ、には、信号幹線４Ｂから
端末機７へ信号を通すことができ、また端末機７の方か
ら信号幹線４Ｂへ信号を通すことができる双方向性のも
のが使用される。この信号幹線４Ｂの伝送速度は、５Ｍ
ビット／秒あるいはＩＯＭ０Ｍピッ５フいうように高速
でなされる。この双方向性の各分岐器ＢＬ、Ｂ２−　Ｂ
ｓは、例えば第９図に示すような回路構成となっている
。第９図において、Ｂは双方向性分岐器であり、１及び
２は信号幹線４Ｂが接続される幹線端子、４Ａは双方向
性分岐器Ｂの内部信号幹線、３は分岐端子である。そし
て、双方向性分岐器Ｂの内の分岐回路ＢＣは、一端が内
部信号幹線４Ａに接続され、他端が接地されたオートト
ランスＴと、その中間タップに接続された抵抗素子Ｒと
からなっている。抵抗素子Ｒは、分岐端子３の方から見
たときのオートトランスＴ自身のインピーダンスがほぼ
“０”なので、分岐端子３から分岐回路ＢＣを見たとき
のインピーダンスと、分岐端子３に接続される装置のイ
ンピーダンスＺ０１とのマツチングを取るために設けら
れる。

このような分岐器Ｂにおいては、幹線端子１．２に信号
幹線４Ｂを接続し、また分岐端子３に端末機フを接続し
た場合に、例えば幹線端子１から双方向性分岐器Ｂを見
たときの入力インピーダンスが、幹線端子１に接続され
る信号幹線４Ｂの特性インピーダンス７．２と等しくな
っていないと、その幹線端子１において反射を生じる。

すると、その反射が、信号幹線４Ｂに接続された他の装
置に対するノイズとなる。これは、幹線端子２から双方
向性分岐器Ｂを見たときについても同じことが言える。

反射をなくすため、双方向性分岐器Ｂは、幹線端子１か
ら見たときの入力インピーダンスＺを、信号幹線４Ｂの
特性インピーダンスＺ。２と等しくする。ここで、−例
として、分岐端子３における減衰量（アッテネーション
Ａ）を−２０ｄｂに設計したときの双方向性分岐器Ｂの
入力インピーダンスＺを計算してみると、以下のように
なる。

まず、減衰量をＡとして、ａ　＝　１０”　　と置いて
、次式（１）からオートトランスＴの巻線比Ｎを求める
。

前記ａは、減衰量Ａが−２０の場合０．１であるから、
これを式（１）に代入すると、巻線比Ｎ＝５と求まる。

そして、この巻線比Ｎの値を満足するように１次式（２
）より、オートトランスＴの一次側巻線の巻線数ｎ１と
、二次側巻線の巻線数ｎ２を設定する。

ｎ１＋ｎ。

式（２）・・・Ｎ＝□ 巻線比Ｎが５であったから、これを満足するｎ工。

Ｂ２の値としては１例えばｎ工＝１２．ｎ、＝３である
。

次に、分岐端子３に接続される装置の入力インピーダン
スＺ０、及び信号幹線４Ｂの特性インピーダンスＺ０３
は、例えば７５Ωである。したがって、抵抗素子Ｒの抵
抗値も７５Ωにされる。このとき、オートトランスＴ、
抵抗素子Ｒ及びインピーダンスＺ０、からなる回路を接
続点５から見たときのインピーダンスＺ１は、次式（３
）のようになる。

式（３）　・ｚｚ＝（Ｒ＋　Ｚ、、）Ｎ”＝　３７５０
０また、幹線端子１から双方向性分岐器Ｂを見たときの
等価回路は第１０図のように表わされ、その幹線端子１
におけるインピーダンスＺは、次式％式％一方、第９図の回路の電圧定在波比ＶＳＷＲは、幹線端
子１に信号幹線４Ｂ　（２０２）を接続した状態で、幹
線端子２から双方向性分岐器Ｂを見たときのインピーダ
ンスＺを、信号幹線４Ｂの特性インピーダンスｚ０で除
することによって求まるので、次式（５）のようになる
。

式（５）　・ＶＳＷＲ＝Ｔ＝　１．０２このように、分
岐端子３が１個のときの双方向性分岐器Ｂのインピーダ
ンスＺは、特性インピーダンスＺ、（７５Ω）にほぼ等
しく、また、ＶＳＷＲは、はぼ“１”である。

〔発明が解決しようとする問題点〕

ところが１例えば、一つの室に複数のＯＡ機器や端末機
を配置する場合、一つの分岐器に複数の分岐端子を設け
、これで前記複数の装置を信号幹線に接続することが望
まれる。ところが、従来の双方向性分岐器では、分岐端
子数を２個にするためには、第９図の分岐回路ＢＣが２
つ信号幹線４Ａに平列に接続されるので、その等価回路
は第１１図に示したようになる。そして、幹線端子１か
ら見たときのインピーダンスＺは、７２．１３Ωであり
、ＶＳＷＲは、１．０３９となる。すなわち１分岐端子
を２個にすると分岐回路Ｂの入力インピーダンスＺが低
下し、ＶＳＷＲが劣化する６さらに１分岐端子３を３個
ににしたときの双方向性分岐回路Ｂの等価回路は、第１
２図のように表わされ、入力インピーダンスＺは７０．
８２Ωとさらに低下し、ＶＳＷＲは１．０５９とさらに
劣化する。このように、従来の双方向性分岐器では、分
岐端子数を増加させると、入力インピーダンスＺが低下
し、ＶＳＷＲが劣化するという問題があった。

本発明は、前記問題点を解決するためになされたもので
ある。

本発明の目的は、双方向性分岐器において、分岐端子数
の増加とともに顕著になる入力インピーダンスの低下を
抑制して、信号幹線の特性インピーダンスにほぼ等しく
する技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は１本
明細書の記述及び添付図面によって明らかになるであろ
う。

〔問題点を解決するための手段〕

上記目的を達成するために、本発明においては、信号幹
線に一端が接続され、他端が接地された巻線の中間点か
ら抵抗素子を介して第１の出力端子が設けられた第１の
分岐回路と、前記信号幹線に一次巻線が接続され、その
二次巻線の一端が接地され、他端が抵抗素子を介して接
地された回路の前記二次巻線の抵抗素子側に第２の出力
端子が設けられた第２の分岐回路を設けたものである。

また、信号幹線に一端が接続され、他端が接地された巻
線の中間点から抵抗素子を介して第１の出力端子が設け
られた第１の分岐回路と、前記信号幹線に一次巻線が接
続され、その二次巻線の一端が接地され、他端が抵抗素
子を介して接地された回路の前記二次巻線の抵抗素子側
に第２の出力端子が設けられた第２の分岐回路と、前記
第２の分岐回路が信号幹線に対して第１の分岐回路の後
段に接続されるように、複数組の前記第１の分岐回路と
第２の分岐回路が備えたものである。

〔作用〕

前記した手段によれば、信号幹線に、第１の分岐回路が
平列に接続され、第２の分岐回路が直列に接続されてい
ることにより、第１の分岐回路によって低下した双方向
性分岐器の入力インピーダンスを、第２の分岐回路が増
加させるので、入力インピーダンスを特性インピーダン
スにほぼ等しくすることができる。すなわち、特性イン
ピーダンスからのずれを、第１の分岐回路と第２分岐回
路とが互いに相殺するので、入力インピーダンスを特性
インピーダンスにほぼ等しくできる。これから、電圧定
在波比ＶＳＷＲをほぼ１４１　＋＋にできる。

また、第２の分岐回路が第１の分岐回路の接続による信
号幹線インピーダンスの減衰を補償するように設定した
状態で、第１の分岐回路と第２の分岐回路を、信号幹線
に複数組設けることにより。

４個、６個あるいはそれ以上というように、多くの分岐
端子を有する双方向性分岐器の入力インピーダンスをほ
ぼ特性インピーダンスに等しくし、またＶＳＷＲをほぼ
“１”に等しくすることができる。

〔発明の実施例〕

以下、本発明の一実施例を図面を用いて具体的に説明す
る。

なお、実施例を説明するための企図において、同一機能
を有するものは同一符号を付け、その繰り返しの説明は
省略する。

第１図は、本発明の一実施例の双方向性分岐器を用いて
構成したネットワークのブロック図である。

第１図において、６はＣＰＵ　（中央処理装置）、７は
端末機、Ｂ１．Ｂ、、Ｂ、は双方向性分岐器である。双
方向性分岐器Ｂ１は２つの分岐端子を、双方向性分岐器
Ｂ２は３つの分岐端子を、双方向性分岐器Ｂ２は４つの
分岐端子をそれぞれ有している。このため１例えば１つ
の室に複数の端末機７を配置するような場合、それら複
数の端末機７を１つの双方向性分岐器Ｂによって信号幹
線４Ｂに接続することができる。なお、端末機７は、Ｏ
Ａ機器、計測器等地の装置であってもよく、またＣＰＵ
５を端末機７あるいは前記その他の装置に置き換えても
よい、すなわち、端末機、ＯＡ機器。

計測器等のみでネットワークを構成するようにしてもよ
い。

次に、第２図に、２個の分岐端子３を有する双方向性分
岐器Ｂの回路構成を示す。第２図において、１，２は幹
線端子、４Ａは内部信号幹線、ＢＣｌ、ＢＣ２は分岐回
路であり、２個の分岐端子３Ａ、３Ｂを備えている。分
岐回路ＢＣＩは、第６図に示したものと同じ構成になっ
ている。分岐回路ＢＣ２は、トランスＴ２、抵抗素子Ｒ
からなっている。トランスＴ２の一次巻線ｎ１は内部信
号幹線４Ａに直列に接続され、二次巻線ｎ２は一端が接
地され、他端が抵抗素子Ｒに接続されている。

そして、その抵抗素子Ｒの他端を接地している。

分岐端子３Ｂは、二次巻線ｎ３の抵抗素子Ｒの接続部に
設けである。抵抗素子Ｒは、分岐端子３Ｂに接続される
装置の入力インピーダンスＺＩ、３と、分岐回路ＢＣ２
とのマツチングをとるためのものである。

分岐回路ＢＣＩにおいて、ｎ□＝１２、ｎ２＝３のとき
、接続点５から分岐回路ＢＣＩを見たときの入力インピ
ーダンスＺ□は、３７５０Ωである。

一方、トランスＴ２の一次巻線ｎ１から分岐回路ＢＣ２
を見たときの入力インピーダンスＺ２は、以下のように
して求められる。

まず、トランスＴ２の巻線比Ｎを次式（６）と（７）よ
り求める。

＾ａ＝１０Ａ；減数量式（７）・・・Ｎ＝− そして、分岐回路ＢＣ２の入力インピーダンスＺ２は、
次式（８）より求まる。

ここで、−例として、減衰量（アッテネーションＡ）を
−２０ｄｂとしたときの分岐回路ＢＣ２を一次巻線ｎ１
側から見たときのインピーダンスＺ２を計算してみる。

まず、ｎｌとＢ２の巻線比Ｎは、前記式（６）より、０
．２であればよい。この巻線比Ｎを満す巻線数は、例え
ばｎ工＝２、ｎ２＝１０である。そして、ｎ１側から見
たインピーダンスＺ２は、前記式（８）より、Ｚ２＝１．５Ω と求まる。そして、このインピーダンスＺ２は、第３図
に示したように、内部幹線４Ａに直列に挿入される。す
なわち、インピーダンス２□が特性インピーダンスｚ０
に平列に接続されているのに対して、インピーダンスＺ
２は特性インピーダンスＺ０に直列に接続される。した
がって、第３図の回路の幹線端子１から見たときの入力
インピーダンスＺは、次式（９）より計算される。

ニア５Ω すなわち、分岐回路ＢＣＩを２つ内部信号幹線４Ａに接
続したときの幹線端子１の入力インピーダンスＺが７２
．１３Ωであったのに対して、第２図の双方向性分岐器
Ｂでは、入力インピーダンス２が特性インピーダンスＺ
、（７５Ω）にほぼ等しくなる。一方、ＶＳＷＲは、幹
線端子１に信号幹線４Ｂ（ｚｏｚ）を接続したときに、
幹線端子２の方から見たときの入力インピーダンスＺを
、特性インピーダンスＺ０で除した値である。ここで、
幹線端子１と、幹線端子２から見たときのＶＳＷＲは等
しい。したがって、第３図のＶＳＷＲは、はぼ“１”に
なる。このように、２個の分岐端子３Ａ、３Ｂを有する
双方向性分岐器Ｂにおいて、内部信号幹線４Ａに、第１
の分岐回路ＢＣＩが平行に接続され、第２の分岐回路Ｂ
Ｃ２が直列に接続されていることにより、第１の分岐回
路ＢＣ１によって低下した双方向性分岐器Ｂの入力イン
ピーダンスＺを、第２の分岐回路ＢＣ２が増加させるの
で、入力インピーダンス２を特性インピーダンスＺ０に
等しくすることができる。換言すれば、入力インピーダ
ンスＺの特性インピーダンスｚ０からのずれを、第１の
分岐回路ＢＣＩと第２の分岐回路ＢＣ２とが互いに補償
するので、入力インピーダンスＺを特性インピーダンス
ｚ０に等しくできる。これから、電圧定在波比ＶＳＷＲ
をほぼ“１”にできる。

ここで、双方向性分岐器Ｂの周波数特性を第４図に示す
。

第４図は１本発明者が実験した双方向性分岐器Ｂの周波
数特性を説明するためのスミスチャートであり、横軸Ｒ
はレジスタンス、縦軸又はリアクタンス、点線又は実線
で示した同心円は電圧定在波比ＶＳＷＲを示している。

周波数特性は、１メガ七〜４０メガ七までの範囲で測定
している。

グラフＡは、前記分岐回路ＢＣＩを２個内部信号幹線４
Ａに接続して双方向性分岐器Ｂを構成したときの周波数
特性を示している。グラフＢは。

分岐回路ＢＣ２を２個内部信号幹線４Ａの間に接続して
双方向性分岐器Ｂを構成したときの周波数特性を示して
いる。また、グラフＣは、分岐回路ＢＣ１と１分岐回路
ＢＣ２とをそれぞれ１個ずつ内部信号幹線４Ａに接続し
て双方向性分岐器Ｂを構成したときの周波数特性を示し
ている。

第４図に示したように、分岐回路ＢＣＩと分岐回路ＢＣ
２とをそれぞれ１個ずつ設けると、ｖＳＷＲを１．０２
以下にできる。

次に、分岐端子を３個設けたときの双方向性分岐器Ｂの
回路構成を第５図を用いて説明する。

第５図は、分岐端子を３個有する双方向性分岐器Ｂの回
路図である。

第５図に示した双方向性分岐器Ｂは、３個の分岐回路Ｂ
ＣＩ、ＢＣ２，ＢＣ３を有している。３Ａ、３Ｂ、３Ｃ
がそれぞれの分岐回路ＢＣＩ、ＢＣ２，ＢＣ３の分岐端
子である。そして１分岐回路ＢＣ３は、分岐回路ＢＣＩ
と同じ回路構成となっており、Ｚｏ４が分岐端子３Ｃに
接続された装置の入力インピーダンス（７５Ω）である
。したがって、分岐回路ＢＣ３の接続点５から見たとき
のインピーダンスＺ、は、分岐回路ＢＣＩと同じく、３
７５０Ωになる。そして、幹線端子１から双方向性分岐
回路Ｂを見たときの入力インピーダンスＺは、次式（１
０）から求められる。

＝７３．５Ω すなわち、内部信号幹線４Ａに分岐回路ＢＣＩを３つ並
列に接続したときの幹線端子１における入力インピーダ
ンスＺが７０．８２Ωであったのに対して、第５図の回
路では、前段の分岐回路ＢＣ１と分岐回路ＢＣ２とが互
いに、特性インピーダンスｚ０からのずれを相殺するの
で、分岐端子数が１個のときの双方向性分岐器Ｂの入力
インピーダンスＺと同じにできる。

次に、第６図に１分岐端子３を６個設けたときの双方向
性分岐回路Ｂの回路図を示す。

第６図において、３Ａ、３Ｂ、３Ｇ、３Ｄ、３Ｅ、３Ｆ
は分岐端子であり、Ｚｏ、〜２０１は分岐端子３Ａ、３
Ｂ、３Ｃ，３Ｄ、３Ｅ、３Ｆに接続される装置の入力イ
ンピーダンスであり、７５Ωである。

第６図に示した回路は、第２図に示した分岐回路ＢＣＩ
と分岐回路ＢＣ２の対を３対繰返し内部信号幹線４Ａに
接続して設けたものである。したがって、分岐回路ＢＣ
Ｉと分岐回路ＢＣ２とが、特性インピーダンスＺ。から
のずれを互いに相殺し合っているので、それらの対を３
対繰返し設けたときも、幹線端子１から見たときの入力
インピーダンス２は、Ｚ＝はぼ７５Ωとなり、また、Ｖ
ＳＷＲ＝はぼ１となる。

なお、分岐回路ＢＣＩと分岐回路ＢＣ２の対は、３対に
限られたものではなく、４対、５対あるいはそれ以上設
けて双方向性分岐器Ｂを構成することもできる。

以上、本発明を実施例にもとすき具体的に説明したが、
本発明は前記実施例に限定されるものではなく、その要
旨を逸脱しない範囲において種々変更可能であることは
いうまでもない。

例えば１本発明の双方向性分岐器は、第７図に示したよ
うな回路構成にしてもよい。

〔発明の効果〕

本願によって開示された発明のうち代表的なものの効果
を簡単に説明すれば、以下のとおりである。

信号幹線に一端が接続され、他端が接地された巻線の中
間点から抵抗素子を介して第１の出力端子が設けられた
第１の分岐回路と、前記信号幹線に一次巻線が接続され
、その二次巻線の一端が接地され、他端が抵抗素子を介
して接地された回路の前記二次巻線の抵抗素子側に第２
の出力端子が設けられた第２の分岐回路を備えたことに
より。

入力インピーダンスＺの特性インピーダンスｚ０からの
ずれを、第１の分岐回路と第２の分岐回路とが互いに相
殺するので、入力インピーダンスＺを特性インピーダン
スＺ、にほぼ等しくできる。

これから、電圧定在波比ＶＳＷＲをほぼ“１”にできる
。

また、信号幹線に一端が接続され、他端が接地された巻
線の中間点から抵抗素子を介して第１の出力端子が設け
られた第１の分岐回路と、前記信号幹線に一次巻線が接
続され、その二次巻線の一端が接地され、他端が抵抗素
子を介して接地された回路の前記二次巻線の抵抗素子側
に第２の出力端子が設けられた第２の分岐回路と、前記
第２の分岐回路が信号幹線に対して第１の分岐回路の後
段に接続されるように、複数組の前記第１の分岐回路と
第２の分岐回路を備えたことにより、分岐回路ＢＣＩと
分岐回路ＢＣ２とのそれぞれの対が、特性インピーダン
スＺ０からのずれを互いに相殺し合っているので、幹線
端子１から見たときの入力インピーダンスＺを特性イン
ピーダンスＺ０にほぼ等しくすることができる。したが
って、分岐端子数が４個、６個あるいはそれ以上という
ように、多くの分岐端子を有する双方向性分岐器におい
ても、電圧定在波比ＶＳＷＲをほぼ′１”にすることが
できる。

【図面の簡単な説明】

第１図は１本発明の一実施例の双方向性分岐器を用いて
構成したネットワークのブロック図。第２図は、分岐端子を２個設けたときの本発明の一実施
例の双方向性分岐器の回路図、第３図は、第２図に示し
た双方向性分岐器の等価回路図、第４図は、双方向性分岐器の周波数特性を示したスミス
チャート。第５図は、分岐端子を３個有する双方向性分岐器Ｂの回
路図、第６図は、分岐端子３を６個設けたときの双方向分岐回
路Ｂの回路図、第７図は、本発明の双方向性分岐回路の変形例を示した
回路図。第８図は、従来の双方向性分岐器で構成したネットワー
クのブロック図、第９図は、従来の分岐端子を１個有する双方向性分岐器
の回路図、第１０図は、第７図に示した双方向性分岐器の等価回路
、第１１図は、従来の分岐端子を２個設けたときの双方向
性分岐器の等価回路、第１２図は、従来の分岐端子を３個設けたときの双方向
性分岐器の等価回路である。図中、１．２・・・幹線端子、３・・・分岐端子、４Ａ
・・・内部信号幹線、４Ｂ・・・信号幹線、Ｂ・・・分
岐回路、ＢＣ・・・分岐回路。

Claims

【特許請求の範囲】

（１）信号幹線に一端が接続され、他端が接地された巻
線の中間点から抵抗素子を介して第１の出力端子が設け
られた第１の分岐回路と、前記信号幹線に一次巻線が直
列に接続され、その二次巻線の一端が接地され、他端が
抵抗素子を介して接地された回路の前記二次巻線の抵抗
素子側に第２の出力端子が設けられた第２の分岐回路と
が備えられたことを特徴とする双方向性分岐器。
（２）信号幹線に一端が接続され、他端が接地された巻
線の中間点から抵抗素子を介して第１の出力端子が設け
られた第１の分岐回路と、前記信号幹線に一次巻線が直
列に接続され、その二次巻線の一端が接地され、他端が
抵抗素子を介して接地された回路の前記二次巻線の抵抗
素子側に第２の出力端子が設けられた第２の分岐回路と
、前記第２の分岐回路が信号幹線に対して第１の分岐回
路の後段に接続されるように、複数組の前記第１の分岐
回路と第２の分岐回路が備えられたことを特徴とする双
方向性分岐器。
（３）前記第２の分岐回路は、第１の分岐回路の接続に
よる信号幹線インピーダンスの減衰を補償する等価イン
ピーダンスに設定することを特徴とする特許請求の範囲
第１項又は第２項に記載の双方向性分岐器。