JPH0197005A - 信号レベル制御回路 - Google Patents
信号レベル制御回路Info
- Publication number
- JPH0197005A JPH0197005A JP25526787A JP25526787A JPH0197005A JP H0197005 A JPH0197005 A JP H0197005A JP 25526787 A JP25526787 A JP 25526787A JP 25526787 A JP25526787 A JP 25526787A JP H0197005 A JPH0197005 A JP H0197005A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- current
- level
- output
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Studio Circuits (AREA)
- Analogue/Digital Conversion (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、例えばフェードイン/フェードアウト処理
を行う際に用いられる信号レベル制御回路に関する。
を行う際に用いられる信号レベル制御回路に関する。
この発明は、例えばフェードイン/フェードアウト処理
を行う際に用いられる信号レベル制御回路において、D
/A変換のダイナミックレンジを電流制御によって設定
する電流制御型D/A変換回路と、電流制御型D/A変
換回路の所定基準ダイナミックレンジに対してダイナミ
ックレンジを所定量増減するための制御信号を発生する
ダイナミックレンジ制御信号発生手段と、ダイナミック
レンジの制御信号に応じて、所定量増減するダイナミッ
クレンジの変化を、所定基準ダイナミックレンジに対し
て非対称とするための非線形制御電流を発生し、この非
線形制御電流を電流制御型D/A変換回路の制御電流入
力に供給する非線形制御電流発生手段とを備えることに
より、出力レベルをOに設定でき、フェードイン/フェ
ードアウト処理を行えるようにしたものである。
を行う際に用いられる信号レベル制御回路において、D
/A変換のダイナミックレンジを電流制御によって設定
する電流制御型D/A変換回路と、電流制御型D/A変
換回路の所定基準ダイナミックレンジに対してダイナミ
ックレンジを所定量増減するための制御信号を発生する
ダイナミックレンジ制御信号発生手段と、ダイナミック
レンジの制御信号に応じて、所定量増減するダイナミッ
クレンジの変化を、所定基準ダイナミックレンジに対し
て非対称とするための非線形制御電流を発生し、この非
線形制御電流を電流制御型D/A変換回路の制御電流入
力に供給する非線形制御電流発生手段とを備えることに
より、出力レベルをOに設定でき、フェードイン/フェ
ードアウト処理を行えるようにしたものである。
ニュース番組を制作するときのように、VTRにより報
道取材を行い、この取材テープを短時間のうちに編集し
、放映したい場合がある。このような場合、高度な編集
は必要とされず、また、専用の編集装置を用いて編集を
行う時間的余裕がないので、通常VTRに設けられてい
る簡易編集機能を使って編集が行われる。
道取材を行い、この取材テープを短時間のうちに編集し
、放映したい場合がある。このような場合、高度な編集
は必要とされず、また、専用の編集装置を用いて編集を
行う時間的余裕がないので、通常VTRに設けられてい
る簡易編集機能を使って編集が行われる。
ビデオ編集を行っていく際、フェードイン/フェードア
ウトの処理を行いたいときがある。フェードイン/フェ
ードアウトの処理を行わせるためには、ビデオレベルを
0レベルまで連続的に可変できることが必要である。従
来のVTRでは、TBC(タイムベースコレクタ)を構
成するD/Aコンバータの温度特性補償ループに設けら
れた基準電圧設定用の可変抵抗を動かすことにより、D
/Aコンバータの出力レベル制御電流を可変させ、ビデ
オレベルを変化させるようにしている。この従来のVT
Rで設定できるビデオレベルの可変範囲は、例えば±3
dBである。このため、この可変抵抗の操作では、フェ
ードイン/フェードアウトの処理を行えない。このこと
について以下に詳述する。
ウトの処理を行いたいときがある。フェードイン/フェ
ードアウトの処理を行わせるためには、ビデオレベルを
0レベルまで連続的に可変できることが必要である。従
来のVTRでは、TBC(タイムベースコレクタ)を構
成するD/Aコンバータの温度特性補償ループに設けら
れた基準電圧設定用の可変抵抗を動かすことにより、D
/Aコンバータの出力レベル制御電流を可変させ、ビデ
オレベルを変化させるようにしている。この従来のVT
Rで設定できるビデオレベルの可変範囲は、例えば±3
dBである。このため、この可変抵抗の操作では、フェ
ードイン/フェードアウトの処理を行えない。このこと
について以下に詳述する。
第3図は、このようなVTRに用いられるTBC回路の
一例である。第3図において、入力端子101に再生ビ
デオ信号が供給される。この再生ビデオ信号中には、ヘ
ッドの回転むらやテープの伸縮などに起因する時間軸変
動成分が含まれている。入力端子101からの再生ビデ
オ信号がローパスフィルタ102を介してA/Dコンバ
ータ103に供給されると共に、この再生ビデオ信号中
のバースト信号がバースト信号抽出回路104で抜き取
られ、クロック発生回路105に供給される。クロック
発生回路105でこのバースト信号から例えば周波数4
fsc(fsc:カラーサブキャリア周波数)のサンプ
リングクロックCKIが形成される。このサンプリング
クロックCKIがA/Dコンバータ103に供給され、
入力端子101からの再生ビデオ信号がサンプリングク
ロックCKIでディジタル化される。
一例である。第3図において、入力端子101に再生ビ
デオ信号が供給される。この再生ビデオ信号中には、ヘ
ッドの回転むらやテープの伸縮などに起因する時間軸変
動成分が含まれている。入力端子101からの再生ビデ
オ信号がローパスフィルタ102を介してA/Dコンバ
ータ103に供給されると共に、この再生ビデオ信号中
のバースト信号がバースト信号抽出回路104で抜き取
られ、クロック発生回路105に供給される。クロック
発生回路105でこのバースト信号から例えば周波数4
fsc(fsc:カラーサブキャリア周波数)のサンプ
リングクロックCKIが形成される。このサンプリング
クロックCKIがA/Dコンバータ103に供給され、
入力端子101からの再生ビデオ信号がサンプリングク
ロックCKIでディジタル化される。
A/Dコンバータ103の出力がメモリ106に供給さ
れる。メモリ106にはクロック発生回路105からの
サンプリングクロックCKIが書き込みクロックとして
与えられる。これにより、メモリ106には、A/Dコ
ンバータ103の出力がクロック発生回路105からの
書き込みクロックにより書き込まれる。
れる。メモリ106にはクロック発生回路105からの
サンプリングクロックCKIが書き込みクロックとして
与えられる。これにより、メモリ106には、A/Dコ
ンバータ103の出力がクロック発生回路105からの
書き込みクロックにより書き込まれる。
クロック発生回路107には、クロック入力端子108
から基準クロックが供給さられる。この基準クロックを
基に、クロック発生回路107で例えば周波数4fsc
の読み出しクロックCK2が形成される。この読み出し
クロックCK2は、時間軸変動成分を含んでいない。
から基準クロックが供給さられる。この基準クロックを
基に、クロック発生回路107で例えば周波数4fsc
の読み出しクロックCK2が形成される。この読み出し
クロックCK2は、時間軸変動成分を含んでいない。
メモリ106には、クロック発生回路107からの読み
出しクロックCK2が与えられ、この読み出しクロック
CK2によりメモリ106に蓄えられていたディジタル
ビデオ信号が読み出される。
出しクロックCK2が与えられ、この読み出しクロック
CK2によりメモリ106に蓄えられていたディジタル
ビデオ信号が読み出される。
メモリ106から読み出されたディジタルビデオ信号が
D/Aコンバータ109に供給され、アナログビデオ信
号に戻される。このアナログビデオ信号がローパスフィ
ルタ110を介して出力端子111から取り出される。
D/Aコンバータ109に供給され、アナログビデオ信
号に戻される。このアナログビデオ信号がローパスフィ
ルタ110を介して出力端子111から取り出される。
クロック発生回路107から出力される読み出しり、ロ
ックCK2は、時間軸変動成分が含まれていないので、
出力端子111からは、時間軸変動成分のないビデオ信
号を得ることができる。
ックCK2は、時間軸変動成分が含まれていないので、
出力端子111からは、時間軸変動成分のないビデオ信
号を得ることができる。
D/Aコンバータ109としては、電流制御型D/Aコ
ンバータが用いられている。このD/Aコンバータ10
9の温度特性を補償するために、第4図に示すような制
御回路が設けられている。
ンバータが用いられている。このD/Aコンバータ10
9の温度特性を補償するために、第4図に示すような制
御回路が設けられている。
この制御回路内にある可変抵抗121がビデオレベル可
変ボリュームとして動作される。この可変抵抗121を
動かすことにより、前述したように、ビデオレベルが±
3dB程度可変できる。
変ボリュームとして動作される。この可変抵抗121を
動かすことにより、前述したように、ビデオレベルが±
3dB程度可変できる。
つまり、第3図におけるメモリ106から読み出された
ディジタルビデオ信号が第4図における入力端子120
から電流制御型D/Aコンバータ109に供給される。
ディジタルビデオ信号が第4図における入力端子120
から電流制御型D/Aコンバータ109に供給される。
D/Aコンバータ109からは、このディジタルビデオ
信号に対応するアナログビデオ信号が出力される。この
アナログビデオ信号がエミッタフォロワトランジスタか
らなる出力回路122を介して出力端子123から取り
出されると共に、サンプルホールド回路124に供給さ
れる。出力端子123からの出力は、第3図におけるロ
ーパスフィルタ110に送られる。
信号に対応するアナログビデオ信号が出力される。この
アナログビデオ信号がエミッタフォロワトランジスタか
らなる出力回路122を介して出力端子123から取り
出されると共に、サンプルホールド回路124に供給さ
れる。出力端子123からの出力は、第3図におけるロ
ーパスフィルタ110に送られる。
サンプルホールド回路124で、D/Aコンバータ10
9から出力されるビデオ信号中のペデスタルレベルがサ
ンプルホールドされる。
9から出力されるビデオ信号中のペデスタルレベルがサ
ンプルホールドされる。
サンプルホールド回路124の出力端子が抵抗125を
介して演算増幅器126の反転入力端子に接続される。
介して演算増幅器126の反転入力端子に接続される。
演算増幅器126の反転入力端子とその出力端子との間
に、フィードバック抵抗127及び積分コンデンサ12
8が接続される。また、演算増幅器126の反転入力端
子には、プリセット回路129が設けられる。
に、フィードバック抵抗127及び積分コンデンサ12
8が接続される。また、演算増幅器126の反転入力端
子には、プリセット回路129が設けられる。
可変抵抗121の両端が正の電源端子131及び負の電
源端子132に接続される。可変抵抗121の摺動子が
抵抗130.抵抗133を介して抵抗134の一端に接
続される。抵抗133と抵抗134の接続点が演算増幅
器126の非反転入力端子に接続される。抵抗134の
他端が接地される。
源端子132に接続される。可変抵抗121の摺動子が
抵抗130.抵抗133を介して抵抗134の一端に接
続される。抵抗133と抵抗134の接続点が演算増幅
器126の非反転入力端子に接続される。抵抗134の
他端が接地される。
演算増幅器126の出力端子が抵抗135を介してD/
Aコンバータ109の電流セット端子137に接続され
ると共に、抵抗136の一端に接続される。抵抗136
の他端が接地される。
Aコンバータ109の電流セット端子137に接続され
ると共に、抵抗136の一端に接続される。抵抗136
の他端が接地される。
演算増幅器126の反転入力端子とその出力端子との間
には、フィードバック抵抗127及び積分コンデンサ1
28が接続されている。このため、演算増幅器126の
反転入力端子の電圧は、抵抗133と抵抗134との接
続点の電圧と等しくなる。したがって、抵抗125を介
して、サンプルホールド回路124でサンプルホールド
されたペデスタルレベルと、抵抗133と抵抗134と
の接続点の電圧との電位差に応じた電流が流れる。
には、フィードバック抵抗127及び積分コンデンサ1
28が接続されている。このため、演算増幅器126の
反転入力端子の電圧は、抵抗133と抵抗134との接
続点の電圧と等しくなる。したがって、抵抗125を介
して、サンプルホールド回路124でサンプルホールド
されたペデスタルレベルと、抵抗133と抵抗134と
の接続点の電圧との電位差に応じた電流が流れる。
この電流に応じて、抵抗127及びコンデンサ128に
電流が流される。これにより、゛D/Aコンバータ10
9の出力が温度特性により変動した場合、演算増幅器1
26の出力端子からは、抵抗133と抵抗134の接続
点の電圧を基準値として、サンプルホールド回路124
でサンプルホールドされたペデスタルレベルの変動に応
じて変化する出力電圧が得られる。
電流が流される。これにより、゛D/Aコンバータ10
9の出力が温度特性により変動した場合、演算増幅器1
26の出力端子からは、抵抗133と抵抗134の接続
点の電圧を基準値として、サンプルホールド回路124
でサンプルホールドされたペデスタルレベルの変動に応
じて変化する出力電圧が得られる。
演算増幅器126の出力電圧がペデスタルレベルの変動
に応じて変化すると、抵抗135を流れる電流1+2が
変化する。D/Aコンバータ109の電流セット端子1
37に流れる出力レベル制御電流I t+et+は、こ
の電流1.tと抵抗136を流れる電流r++とにより
決まる。D/Aコンバータ109のダイナミックレンジ
は、電流セット端子137に与えられる出力レベル制御
電流11sLIにより設定される。このため、演算増幅
器126の出力電圧がペデスタルレベルの変動に応じて
変化し、電流■、2が変動すると、D/Aコンバータ1
09の電流セット端子137に流れる出力レベル制御電
流I、。□がこれに応じて変化する。出力レベル制御電
流11julが変化すると、D/Aコンバータ109の
ダイナミックレンジがこれに応じて可変され、D/Aコ
ンバータ109から出力されるビデオ信号のペデスタル
レベルが一定値に保たれる。
に応じて変化すると、抵抗135を流れる電流1+2が
変化する。D/Aコンバータ109の電流セット端子1
37に流れる出力レベル制御電流I t+et+は、こ
の電流1.tと抵抗136を流れる電流r++とにより
決まる。D/Aコンバータ109のダイナミックレンジ
は、電流セット端子137に与えられる出力レベル制御
電流11sLIにより設定される。このため、演算増幅
器126の出力電圧がペデスタルレベルの変動に応じて
変化し、電流■、2が変動すると、D/Aコンバータ1
09の電流セット端子137に流れる出力レベル制御電
流I、。□がこれに応じて変化する。出力レベル制御電
流11julが変化すると、D/Aコンバータ109の
ダイナミックレンジがこれに応じて可変され、D/Aコ
ンバータ109から出力されるビデオ信号のペデスタル
レベルが一定値に保たれる。
ビデオ信号レベルは、可変抵抗121により設定できる
。つまり、ここで、可変抵抗121が動かされると、抵
抗133と抵抗134の接続点の電圧が可変され、演算
増幅器126の出力電圧が可変される。このため、D/
Aコンバータ109の電流セット端子137に流れる出
力レベル制御電流I mau+が可変される。したがっ
て、可変抵抗121を動かすことで、第5図に示すよう
に、ビデオレベルを可変させることができる。すなわち
、この可変抵抗121の出力電圧を例えば(−5V〜+
5V)可変させると、ビデオレベルが例えば(−3dB
〜+3dB)の範囲でリニアに可変される。
。つまり、ここで、可変抵抗121が動かされると、抵
抗133と抵抗134の接続点の電圧が可変され、演算
増幅器126の出力電圧が可変される。このため、D/
Aコンバータ109の電流セット端子137に流れる出
力レベル制御電流I mau+が可変される。したがっ
て、可変抵抗121を動かすことで、第5図に示すよう
に、ビデオレベルを可変させることができる。すなわち
、この可変抵抗121の出力電圧を例えば(−5V〜+
5V)可変させると、ビデオレベルが例えば(−3dB
〜+3dB)の範囲でリニアに可変される。
この可変抵抗121の操作では、ビデオレベルを0まで
可変できないのでフェードイン/フェードアウト処理を
行えない。この可変抵抗121の操作によりフェードイ
ン/フェードアウト処理を行えるようにするために、可
変抵抗121で設定できるビデオレベルの最小値を下げ
ることが考えられる。この可変抵抗121で設定できる
ビデオレベルの最小値は、理論上、ビデオレベルが0に
なるまで下げることが可能である。つまり、D/Aコン
バータ109の電流セット端子137に流れる出力レベ
ル制御電流1 s*ttは、抵抗136を流れる電流!
8.と抵抗135を流れる電流t+zとにより決まる。
可変できないのでフェードイン/フェードアウト処理を
行えない。この可変抵抗121の操作によりフェードイ
ン/フェードアウト処理を行えるようにするために、可
変抵抗121で設定できるビデオレベルの最小値を下げ
ることが考えられる。この可変抵抗121で設定できる
ビデオレベルの最小値は、理論上、ビデオレベルが0に
なるまで下げることが可能である。つまり、D/Aコン
バータ109の電流セット端子137に流れる出力レベ
ル制御電流1 s*ttは、抵抗136を流れる電流!
8.と抵抗135を流れる電流t+zとにより決まる。
したがって、可変抵抗121を最小値に設定したとき、
■、−1Iffi
なる関係になるように、各抵抗の値を選定しておけば、
可変抵抗121を最小値に設定したとき、出力レベル制
御電流1 maulが0になり、ビデオレベルをOまで
可変できる。
可変抵抗121を最小値に設定したとき、出力レベル制
御電流1 maulが0になり、ビデオレベルをOまで
可変できる。
ところで、このようにした場合には1.正常時の出力レ
ベルから出力レベル0の状態まで可変抵抗121で設定
できるように、ビデオレベルの可変範囲を広げる必要が
ある。可変抵抗121の設定値の変化に対して、ビデオ
レベルはリニアに変化するので、ビデオレベルの可変範
囲を広げるためには、第6図に示すように、感度を上昇
し、可変抵抗121の出力電圧を少し動かすと、ビデオ
レベルが大きく変化するようにしなければならない。
ベルから出力レベル0の状態まで可変抵抗121で設定
できるように、ビデオレベルの可変範囲を広げる必要が
ある。可変抵抗121の設定値の変化に対して、ビデオ
レベルはリニアに変化するので、ビデオレベルの可変範
囲を広げるためには、第6図に示すように、感度を上昇
し、可変抵抗121の出力電圧を少し動かすと、ビデオ
レベルが大きく変化するようにしなければならない。
ところが、感度があまり上昇されてしまうと、可変抵抗
121を少し動かしただけで、ビデオレベルが大きく変
化してしまい、通常使用時での感度調整がやりづらくな
るという問題が生じる。
121を少し動かしただけで、ビデオレベルが大きく変
化してしまい、通常使用時での感度調整がやりづらくな
るという問題が生じる。
そこで、専用の編集装置で良く見られるように、ディジ
タル処理によりフェードイン/フェードアウト処理を行
わせることも考えられる。ところが、このようにするた
めには、大幅な回路変更が必要で、また、コストアップ
につながる。
タル処理によりフェードイン/フェードアウト処理を行
わせることも考えられる。ところが、このようにするた
めには、大幅な回路変更が必要で、また、コストアップ
につながる。
また、第7図に示すように、入力端子140からのビデ
オ信号をスイッチ回路141でスイッチングし、フェー
ドイン/フェードアウト処理を行えるようにすることが
考えられる。これについては、例えば特開昭53−14
4623号公報、アメリカ特許3530234号明細書
に開示されている。つまり、スイッチ回路141には、
クロック発生回路142からスイッチ制御クロックが供
給される。このスイッチ制御クロックのデユーティ比は
、制御信号入力端子143に供給される制御信号により
可変される。このスイッチ制御クロックが例えばハイレ
ベルの間だけスイッチ回路141が導通される。スイッ
チ回路141を介されたビデオ信号がローパスフィルタ
144を介して出力端子145から取り出される。
オ信号をスイッチ回路141でスイッチングし、フェー
ドイン/フェードアウト処理を行えるようにすることが
考えられる。これについては、例えば特開昭53−14
4623号公報、アメリカ特許3530234号明細書
に開示されている。つまり、スイッチ回路141には、
クロック発生回路142からスイッチ制御クロックが供
給される。このスイッチ制御クロックのデユーティ比は
、制御信号入力端子143に供給される制御信号により
可変される。このスイッチ制御クロックが例えばハイレ
ベルの間だけスイッチ回路141が導通される。スイッ
チ回路141を介されたビデオ信号がローパスフィルタ
144を介して出力端子145から取り出される。
入力端子140に第8図Aに示すようなビデオ信号が供
給され、クロック発生回路142から第8図Bに示すよ
うなスイッチング制御クロックが与えられたとする。こ
の時、スイッチ回路141からは、第8図Cに示すよう
な信号が出力される。
給され、クロック発生回路142から第8図Bに示すよ
うなスイッチング制御クロックが与えられたとする。こ
の時、スイッチ回路141からは、第8図Cに示すよう
な信号が出力される。
この信号がローパスフィルタ144でスイッチングによ
る高域周波数を遮断され、出力端子145から出力され
る。スイッチング制御クロックのパルス幅を徐々に大き
くしていくことによりフェードイン効果が得られ、また
、スイッチング制御クロックのパルス幅を徐々に小さく
していくことによりフェードアウト効果が得られる。
る高域周波数を遮断され、出力端子145から出力され
る。スイッチング制御クロックのパルス幅を徐々に大き
くしていくことによりフェードイン効果が得られ、また
、スイッチング制御クロックのパルス幅を徐々に小さく
していくことによりフェードアウト効果が得られる。
ところが、サンプリングの定理から、このようにビデオ
信号をスイッチングする場合、スイッチング制御クロッ
クとしてビデオ信号の帯域の2倍以上の高い周波数のも
のを用いる必要があ−る。そのためには、スイッチ回路
141として高速動作が可能なものを用いる必要がある
。このため、このようにビデオ信号をスイッチングして
フェードイン/フェードアウト処理を行えるようにした
場合には、コストアップとなる。
信号をスイッチングする場合、スイッチング制御クロッ
クとしてビデオ信号の帯域の2倍以上の高い周波数のも
のを用いる必要があ−る。そのためには、スイッチ回路
141として高速動作が可能なものを用いる必要がある
。このため、このようにビデオ信号をスイッチングして
フェードイン/フェードアウト処理を行えるようにした
場合には、コストアップとなる。
更に、最も簡単にビデオレベルを制御するものとして、
第9図に示すように、例えばFET151及び152で
アッテネータを構成することが考えられる。入力端子1
50からのビデオ信号は、このアッテネータで減衰され
る。FET152の抵抗値は、入力端子153からの制
御信号により変化される。これにより、入力端子150
からのビデオ信号がFET152の設定値に応じて減衰
され、出力端子154から取り出される。
第9図に示すように、例えばFET151及び152で
アッテネータを構成することが考えられる。入力端子1
50からのビデオ信号は、このアッテネータで減衰され
る。FET152の抵抗値は、入力端子153からの制
御信号により変化される。これにより、入力端子150
からのビデオ信号がFET152の設定値に応じて減衰
され、出力端子154から取り出される。
ところが、このようにした場合には、温度特性によりF
ET151及び152の特性が変化するという問題があ
る。
ET151及び152の特性が変化するという問題があ
る。
したがって、この発明の目的は、大幅な回路変更を行わ
ずに、信号レベルをOレベルまで可変できる信号レベル
制御回路を提供することにある。
ずに、信号レベルをOレベルまで可変できる信号レベル
制御回路を提供することにある。
この発明の他の目的は、非線形に出力レベルを制御する
ことにより、操作性が向上される信号レベル制御回路を
提供することにある。
ことにより、操作性が向上される信号レベル制御回路を
提供することにある。
この発明の更に他の目的は、特性が良好で然も大幅なコ
ストアップにならない信号レベル制御回路を提供するこ
とにある。
ストアップにならない信号レベル制御回路を提供するこ
とにある。
この発明は、D/A変換のダイナミックレンジを電流制
御によって設定する電流制御型D/A変換回路と、 電流制御型D/A変換回路の所定基準ダイナミックレン
ジに対してダイナミックレンジを所定量増減するための
制御信号を発生するダイナミックレンジ制御信号発生手
段と、 ダイナミックレンジの制御信号に応じて、所定量増減す
るダイナミックレンジの変化を、所定基準ダイナミック
レンジに対して非対称とするための非線形制御電流を発
生し、この非線形制御電流を電流制御型D/A変換回路
の制御電流入力に供給する非線形制御電流発生手段とを
備えたことを特徴とする信号レベル制御回路である。
御によって設定する電流制御型D/A変換回路と、 電流制御型D/A変換回路の所定基準ダイナミックレン
ジに対してダイナミックレンジを所定量増減するための
制御信号を発生するダイナミックレンジ制御信号発生手
段と、 ダイナミックレンジの制御信号に応じて、所定量増減す
るダイナミックレンジの変化を、所定基準ダイナミック
レンジに対して非対称とするための非線形制御電流を発
生し、この非線形制御電流を電流制御型D/A変換回路
の制御電流入力に供給する非線形制御電流発生手段とを
備えたことを特徴とする信号レベル制御回路である。
可変抵抗12を最大値から徐々に絞っていくと、可変抵
抗12の出力電圧が所定レベルまで下げられた時点で、
ダイオード16.ダイオード19がオンし、演算増幅器
8の出力レベルが急激に下降すると共に、ダイオード2
2がオンし、出力レベル制御電流13.、が急激に減少
し、出力ビデオレベルが急激に減少する。そして、可変
抵抗12の出力電圧を最小値(−5V)に変化させてい
くと、出力レベル制御電流■□、が0になるまで減少さ
れ、ビデ、オ信号レベルが0になるまで急激に絞られる
。したがって、この可変抵抗22の操作により、フェー
ドイン/フェードアウトの処理を行うことができる。
抗12の出力電圧が所定レベルまで下げられた時点で、
ダイオード16.ダイオード19がオンし、演算増幅器
8の出力レベルが急激に下降すると共に、ダイオード2
2がオンし、出力レベル制御電流13.、が急激に減少
し、出力ビデオレベルが急激に減少する。そして、可変
抵抗12の出力電圧を最小値(−5V)に変化させてい
くと、出力レベル制御電流■□、が0になるまで減少さ
れ、ビデ、オ信号レベルが0になるまで急激に絞られる
。したがって、この可変抵抗22の操作により、フェー
ドイン/フェードアウトの処理を行うことができる。
以下、この発明の一実施例について図面を参照して説明
する。
する。
第1図はこの発明の一実施例を示すものである。
この発明が適用されたレベル制御回路は、VTRのTB
C回路のD/Aコンバータの温度特性補償ループに設け
られる。
C回路のD/Aコンバータの温度特性補償ループに設け
られる。
第1図において、D/Aコンバータ1には、入力端子3
からTBCを構成するメモリから読み出されたディジタ
ルビデオ信号が供給される。このD/Aコンバータ1と
しては、電流制御型D/Aコンバータが用いられる。D
/Aコンバータ1には、電流セット端子2が設けられて
いて、この電流セット端子2に流される電流により、D
/Aコンバータ1のダイナミックレンジを可変させるこ
とができる。
からTBCを構成するメモリから読み出されたディジタ
ルビデオ信号が供給される。このD/Aコンバータ1と
しては、電流制御型D/Aコンバータが用いられる。D
/Aコンバータ1には、電流セット端子2が設けられて
いて、この電流セット端子2に流される電流により、D
/Aコンバータ1のダイナミックレンジを可変させるこ
とができる。
D/Aコンバータ1で入力端子3からのディジタルビデ
オ信号がアナログビデオ信号に戻される。
オ信号がアナログビデオ信号に戻される。
このD/Aコンバータ1から出力されるアナログビデオ
信号がエミッタフォロフトランジスタからなる出力回路
4を介して出力端子5から取り出されると共に、サンプ
ルホールド回路6に供給される。サンプルホールド回路
6で、D/Aコンバータ1から出力されるビデオ信号中
のベデスクルレベルがサンプルホールドされる。
信号がエミッタフォロフトランジスタからなる出力回路
4を介して出力端子5から取り出されると共に、サンプ
ルホールド回路6に供給される。サンプルホールド回路
6で、D/Aコンバータ1から出力されるビデオ信号中
のベデスクルレベルがサンプルホールドされる。
サンプルホールド回路6の出力端子が抵抗7を介して演
算増幅器8の反転入力端子に接続される。
算増幅器8の反転入力端子に接続される。
演算増幅器8の反転入力端子とその出力端子との間に、
フィードバック抵抗9、積分コンデンサ10が接続され
る。また、演算増幅器8の反転入力端子には、プリセッ
ト回路11が設けられる。
フィードバック抵抗9、積分コンデンサ10が接続され
る。また、演算増幅器8の反転入力端子には、プリセッ
ト回路11が設けられる。
可変抵抗12の両端が正の電源端子13及び負の電源端
子14に接続される。ダイオード16と抵抗17が直列
接続され、このダイオード16と抵抗17の直列接続と
、抵抗15が並列接続される。また、抵抗18とダイオ
ード19が並列接続される。可変抵抗12の摺動子が抵
抗15の一端とダイオード16のカソードとの接続点に
接続される、抵抗15の他端と抵抗17の一端との接続
点が抵抗18の一端とダイオード19のカソードとの接
続点に接続される。抵抗18の他端とダイオード19の
アノードとの接続点が演算増幅器8の非反転入力端子に
接続されると共に、抵抗20の一端に接続される。抵抗
20の他端が接地される。
子14に接続される。ダイオード16と抵抗17が直列
接続され、このダイオード16と抵抗17の直列接続と
、抵抗15が並列接続される。また、抵抗18とダイオ
ード19が並列接続される。可変抵抗12の摺動子が抵
抗15の一端とダイオード16のカソードとの接続点に
接続される、抵抗15の他端と抵抗17の一端との接続
点が抵抗18の一端とダイオード19のカソードとの接
続点に接続される。抵抗18の他端とダイオード19の
アノードとの接続点が演算増幅器8の非反転入力端子に
接続されると共に、抵抗20の一端に接続される。抵抗
20の他端が接地される。
ダイオード22と抵抗23が直列接続され、このダイオ
ード22と抵抗23の直列接続と、抵抗21が並列接続
される。演算増幅器8の出力端子がダイオード22のカ
ソードに接続されると共に、抵抗21の一端に接続され
る。抵抗21の他端と抵抗23の一端との接続点が抵抗
24の一端に接続されると共に、D/Aコンバータ1の
電流セット端子2に接続される。抵抗24の他端が接地
される。
ード22と抵抗23の直列接続と、抵抗21が並列接続
される。演算増幅器8の出力端子がダイオード22のカ
ソードに接続されると共に、抵抗21の一端に接続され
る。抵抗21の他端と抵抗23の一端との接続点が抵抗
24の一端に接続されると共に、D/Aコンバータ1の
電流セット端子2に接続される。抵抗24の他端が接地
される。
演算増幅器8の反転入力端子とその出力端子との間には
、フィードバック抵抗9及び積分コンデンサ10が接続
されている。このため、演算増幅器8の反転入力端子の
電圧は、抵抗1日と抵抗20の接続点の電圧と等しくな
る。抵抗7には、サンプルホールド回路6でサンプルホ
ールドされたペデスタルレベルと、抵抗18と抵抗20
との接続点の電圧との電位差に応じた電流がながされる
。
、フィードバック抵抗9及び積分コンデンサ10が接続
されている。このため、演算増幅器8の反転入力端子の
電圧は、抵抗1日と抵抗20の接続点の電圧と等しくな
る。抵抗7には、サンプルホールド回路6でサンプルホ
ールドされたペデスタルレベルと、抵抗18と抵抗20
との接続点の電圧との電位差に応じた電流がながされる
。
この電流に応じて、抵抗9及びコンデンサ10に電流が
流される。したがって、D/Aコンバータ1の出力が温
度特性により変動した場合、演算増幅器1の出力端子か
らは、抵抗18と抵抗20の接続点の電圧を基準値とし
て、サンプルホールド回路6でサンプルホールドされた
ペデスタルレベルの変動に応じて変化する出力電圧が得
られる。
流される。したがって、D/Aコンバータ1の出力が温
度特性により変動した場合、演算増幅器1の出力端子か
らは、抵抗18と抵抗20の接続点の電圧を基準値とし
て、サンプルホールド回路6でサンプルホールドされた
ペデスタルレベルの変動に応じて変化する出力電圧が得
られる。
演算増幅器8の出力電圧がペデスタルレベルの変動に応
じて変化すると、抵抗21と、ダイオード22、抵抗2
3の直列接続との並列回路を流れる電流I2が変化する
。D/Aコンバータlの電流セット端子2に流れる出力
レベル制御電流1 t+e1は、この電流■2と抵抗2
4を流れる電流11とにより決まる。このため、演算増
幅器8の出力電圧がペデスタルレベルの変動に応じて変
化し、電流■2が変化すると、D/Aコンバータlの電
流セット端子2に流れる出力レベル制御電流!、。
じて変化すると、抵抗21と、ダイオード22、抵抗2
3の直列接続との並列回路を流れる電流I2が変化する
。D/Aコンバータlの電流セット端子2に流れる出力
レベル制御電流1 t+e1は、この電流■2と抵抗2
4を流れる電流11とにより決まる。このため、演算増
幅器8の出力電圧がペデスタルレベルの変動に応じて変
化し、電流■2が変化すると、D/Aコンバータlの電
流セット端子2に流れる出力レベル制御電流!、。
、がこれに応じて変化する。出力レベル制御電流!1.
.が変化すると、D/Aコンバータ1のダイナミックレ
ンジがこれに応じて可変され、D/Aコンバータ1から
出力されるビデオ信号のペデスタルレベルが一定値に保
たれる。
.が変化すると、D/Aコンバータ1のダイナミックレ
ンジがこれに応じて可変され、D/Aコンバータ1から
出力されるビデオ信号のペデスタルレベルが一定値に保
たれる。
ビデオ信号レベルは、可変抵抗12により設定できる。
つまり、ここで、可変抵抗12が可変されると、抵抗1
日と抵抗19の接続点の電圧が可変される。抵抗18と
抵抗19の接続点の電圧が可変されると、演算増幅器8
の出力電圧がこれに応じて可変され、D/Aコンバータ
1の電流セット端子2に流される出力レベル制御電流1
1.−が可変される。これにより、D/Aコンバータ1
のダイナミックレンジが可変され、ビデオレベルが可変
される。
日と抵抗19の接続点の電圧が可変される。抵抗18と
抵抗19の接続点の電圧が可変されると、演算増幅器8
の出力電圧がこれに応じて可変され、D/Aコンバータ
1の電流セット端子2に流される出力レベル制御電流1
1.−が可変される。これにより、D/Aコンバータ1
のダイナミックレンジが可変され、ビデオレベルが可変
される。
この可変抵抗12の可変量に対するビデオレベルの変化
は、第2図に示すように、ノンリニアな特性となる。
は、第2図に示すように、ノンリニアな特性となる。
すなわち、可変抵抗12では、例えば(+5v〜−5V
)の範囲で出力電圧が可変される。可変抵抗12で設定
される電圧が正のレベルであるときには、ダイオード1
6及びダイオード19はカットオフしている。したがっ
て、演算増幅器8の非反転入力端子には、可変抵抗12
で設定された電圧が抵抗15と抵抗18の直列接続と抵
抗20とにより分圧されて供給される。また、可変抵抗
12で設定されている電圧が正のレベルのときには、演
算増幅器8の出力電圧が高いため、ダイオード22がカ
ットオフしている。このため、電流!2は、抵抗21を
流れる電流iIに等しい。
)の範囲で出力電圧が可変される。可変抵抗12で設定
される電圧が正のレベルであるときには、ダイオード1
6及びダイオード19はカットオフしている。したがっ
て、演算増幅器8の非反転入力端子には、可変抵抗12
で設定された電圧が抵抗15と抵抗18の直列接続と抵
抗20とにより分圧されて供給される。また、可変抵抗
12で設定されている電圧が正のレベルのときには、演
算増幅器8の出力電圧が高いため、ダイオード22がカ
ットオフしている。このため、電流!2は、抵抗21を
流れる電流iIに等しい。
可変抵抗21で設定される電圧を負のレベルまで下げて
いき、ダイオード16及びダイオード19の端子電圧が
ダイオードの順方向電圧vrを越えると、ダイオード1
6及びダイオード19がオンする。ダイオード16及び
ダイオード19がオンすると、抵抗18の両端が短絡さ
れ、抵抗15の両端に抵抗17が挿入されることになる
。このため、ダイオード16及びダイオード19がオン
した時点から抵抗18及び抵抗20の接続点の電圧は急
激に下がる。
いき、ダイオード16及びダイオード19の端子電圧が
ダイオードの順方向電圧vrを越えると、ダイオード1
6及びダイオード19がオンする。ダイオード16及び
ダイオード19がオンすると、抵抗18の両端が短絡さ
れ、抵抗15の両端に抵抗17が挿入されることになる
。このため、ダイオード16及びダイオード19がオン
した時点から抵抗18及び抵抗20の接続点の電圧は急
激に下がる。
また、これと共に、可変抵抗12により設定される電圧
が負のレベルの所定値以下まで下降され、ダイオード2
2の両端電圧がVf以上になると、ダイオード22がオ
ンする。ダイオード22がオンすると、抵抗21と並列
に抵抗23が挿入されたことになり、電流■2は、抵抗
21を流れる電流i、と、抵抗23を流れる電流12と
の和になる。なお、この時の電流I!及び電流11+1
gの向きは図示されている方向とは逆向きである。
が負のレベルの所定値以下まで下降され、ダイオード2
2の両端電圧がVf以上になると、ダイオード22がオ
ンする。ダイオード22がオンすると、抵抗21と並列
に抵抗23が挿入されたことになり、電流■2は、抵抗
21を流れる電流i、と、抵抗23を流れる電流12と
の和になる。なお、この時の電流I!及び電流11+1
gの向きは図示されている方向とは逆向きである。
したがって、ダイオード22がオンした時点で、可変抵
抗12の可変量に対して、電流■2が急激に変化する。
抗12の可変量に対して、電流■2が急激に変化する。
D/Aコンバータ1の電流セット端子2に流される出力
レベル制御電流I istは、抵抗24を流れる電流I
t と、電流■2との差電流であり、Ts+et−TI
Iz である。したがって、ダイオード22がオンしたことに
より電流I、が急激に大きくなると、電流セット端子2
に流される出力レベル制御電流I3゜1が急激に減少す
る。
レベル制御電流I istは、抵抗24を流れる電流I
t と、電流■2との差電流であり、Ts+et−TI
Iz である。したがって、ダイオード22がオンしたことに
より電流I、が急激に大きくなると、電流セット端子2
に流される出力レベル制御電流I3゜1が急激に減少す
る。
可変抵抗12により設定される電圧を最小にしたときの
電流■2が、このときの電流It と等しくなるように
抵抗23の値を設定しておけば、可変抵抗12により出
力レベル制御電流1.。1を0に設定できる。出力レベ
ル制御電流11.、がOになれば、出力ビデオ信号レベ
ルはOになる。
電流■2が、このときの電流It と等しくなるように
抵抗23の値を設定しておけば、可変抵抗12により出
力レベル制御電流1.。1を0に設定できる。出力レベ
ル制御電流11.、がOになれば、出力ビデオ信号レベ
ルはOになる。
このように、この発明の一実施例に依れば、可変抵抗1
2を最大値から徐々に絞っていくと、第2図に示すよう
に、可変抵抗12の出力電圧が−EaVになる時点でダ
イオード16.ダイオード19がオンし、演算増幅器8
の出力レベルが急激に下降すると共に、ダイオード22
がオンし、出力レベル制御電流■1..が栄、激に減少
し、出力ビデオレベルが急激に減少する。そして、可変
抵抗12の出力電圧を−EaVから最小値(−5V)に
変化させてい(と、出力レベル制御電流工、。、が0に
なるまで減少され、ビデオ信号レベルが0になるまで急
激に絞られる。したがって、この可変抵抗22の操作に
より、フェードイン/フェードアウトの処理を行うこと
ができる。
2を最大値から徐々に絞っていくと、第2図に示すよう
に、可変抵抗12の出力電圧が−EaVになる時点でダ
イオード16.ダイオード19がオンし、演算増幅器8
の出力レベルが急激に下降すると共に、ダイオード22
がオンし、出力レベル制御電流■1..が栄、激に減少
し、出力ビデオレベルが急激に減少する。そして、可変
抵抗12の出力電圧を−EaVから最小値(−5V)に
変化させてい(と、出力レベル制御電流工、。、が0に
なるまで減少され、ビデオ信号レベルが0になるまで急
激に絞られる。したがって、この可変抵抗22の操作に
より、フェードイン/フェードアウトの処理を行うこと
ができる。
なお、ダイオード16及びダイオード19は、電圧可変
量を負の方向のみに増加させるために設けられたもので
あり、これらのダイオード16及びダイオード19は省
略することができる。
量を負の方向のみに増加させるために設けられたもので
あり、これらのダイオード16及びダイオード19は省
略することができる。
また、上述の実施例では、ダイオードを用いてスイッチ
ングを行い非線形特性を保てるようにしているが、他の
構成により非線形特性を得るようにしても良い。
ングを行い非線形特性を保てるようにしているが、他の
構成により非線形特性を得るようにしても良い。
更に、ダイオード22と直列接続された抵抗23は、省
略することができる。
略することができる。
この発明によれば、可変抵抗12の出力電圧を正のレベ
ルから徐々に下げていくと、所定レベルまではビデオレ
ベルがリニアに下げられ、所定レベルを越えるとビデオ
レベルが急激に下げられ、最低値ではビデオレベルを0
まで絞りこめる。このため、可変抵抗12を用いてフェ
ードイン/フェードアウト処理を行えると共に、可変抵
抗12の変化に対してビデオレベルがリニアに変化する
範囲では、ビデオレベルの調整が容易に行える。
ルから徐々に下げていくと、所定レベルまではビデオレ
ベルがリニアに下げられ、所定レベルを越えるとビデオ
レベルが急激に下げられ、最低値ではビデオレベルを0
まで絞りこめる。このため、可変抵抗12を用いてフェ
ードイン/フェードアウト処理を行えると共に、可変抵
抗12の変化に対してビデオレベルがリニアに変化する
範囲では、ビデオレベルの調整が容易に行える。
また、このように可変抵抗12の変化に対してビデオレ
ベルがノンリニアに変化すると、可変抵抗12を動かす
ときの人間の感覚に適合してビデオレベルを絞り込んだ
り、上昇させたりでき、フェードイン/フェードアウト
処理が行い易い。
ベルがノンリニアに変化すると、可変抵抗12を動かす
ときの人間の感覚に適合してビデオレベルを絞り込んだ
り、上昇させたりでき、フェードイン/フェードアウト
処理が行い易い。
更に、既在の回路にダイオードと抵抗を付加するだけで
良いので、大幅な回路変更が要求されず、コストアップ
にならない。
良いので、大幅な回路変更が要求されず、コストアップ
にならない。
第1図はこの発明の一実施例の接続図、第2図はこの発
明の一実施例の説明に用いるグラフ、第3図はTBC回
路の構成の一例のブロック図、第4図は従来のレベル制
御回路の説明に用いる接続図、第5図及び第6図は従来
のレベル制御回路の説明に用いるグラフ、第7図は従来
のレベル制御回路の他の例のブロック図、第8図は従来
のレベル制御回路の他の例の説明に用いる波形図、第9
図は従来のレベル制御回路の更に他の例のプロッり図で
ある。 図面における主要な符号の説明 1:D/Aコンバータ、 2:電流セット端子、3:
入力端子、 8:演算増幅器、 12:可変抵抗、
16,19.22:ダイオード。 代理人 弁理士 杉 浦 正 知 を五− TBCI!]訃 j13図 第4図 電i − 従棗4列の特小klfi 第5図 社A列の特小生1侶 第8図
明の一実施例の説明に用いるグラフ、第3図はTBC回
路の構成の一例のブロック図、第4図は従来のレベル制
御回路の説明に用いる接続図、第5図及び第6図は従来
のレベル制御回路の説明に用いるグラフ、第7図は従来
のレベル制御回路の他の例のブロック図、第8図は従来
のレベル制御回路の他の例の説明に用いる波形図、第9
図は従来のレベル制御回路の更に他の例のプロッり図で
ある。 図面における主要な符号の説明 1:D/Aコンバータ、 2:電流セット端子、3:
入力端子、 8:演算増幅器、 12:可変抵抗、
16,19.22:ダイオード。 代理人 弁理士 杉 浦 正 知 を五− TBCI!]訃 j13図 第4図 電i − 従棗4列の特小klfi 第5図 社A列の特小生1侶 第8図
Claims (1)
- 【特許請求の範囲】 D/A変換のダイナミックレンジを電流制御によって設
定する電流制御型D/A変換回路と、上記電流制御型D
/A変換回路の所定基準ダイナミックレンジに対して上
記ダイナミックレンジを所定量増減するための制御信号
を発生するダイナミックレンジ制御信号発生手段と、 上記ダイナミックレンジの制御信号に応じて、上記所定
量増減するダイナミックレンジの変化を、上記所定基準
ダイナミックレンジに対して非対称とするための非線形
制御電流を発生し、この非線形制御電流を上記電流制御
型D/A変換回路の制御電流入力に供給する非線形制御
電流発生手段とを備えたことを特徴とする信号レベル制
御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25526787A JPH0197005A (ja) | 1987-10-09 | 1987-10-09 | 信号レベル制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25526787A JPH0197005A (ja) | 1987-10-09 | 1987-10-09 | 信号レベル制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0197005A true JPH0197005A (ja) | 1989-04-14 |
Family
ID=17276375
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25526787A Pending JPH0197005A (ja) | 1987-10-09 | 1987-10-09 | 信号レベル制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0197005A (ja) |
-
1987
- 1987-10-09 JP JP25526787A patent/JPH0197005A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5959798A (en) | Reproducing circuit for a magnetic head having a variable gain amplifier with selective adjustment of the gain during recording and reproduction | |
| JPS5827561B2 (ja) | 電磁変換器バイアス回路 | |
| US4859955A (en) | Apparatus for smoothing an abrupt change in signal level | |
| EP0092902B1 (en) | D.c. controlled adjustable ramp signal generator and method | |
| US4929908A (en) | Gain controllable amplifier circuit | |
| JPH0197005A (ja) | 信号レベル制御回路 | |
| US4376292A (en) | Apparatus for erasing and reproducing audio signals | |
| US3558933A (en) | Voltage variable delay line termination | |
| JPS628570Y2 (ja) | ||
| JPH06101654B2 (ja) | 録音・再生装置 | |
| JPH0223089B2 (ja) | ||
| KR900008884Y1 (ko) | 비데오 신호의 기록 방식중 백 첨두치 신호 제어회로 | |
| US4424537A (en) | Magnetic recording device | |
| JPS6327354Y2 (ja) | ||
| JPH02135810A (ja) | 利得制御回路 | |
| JPS61247167A (ja) | 撮像装置 | |
| JPH0595238A (ja) | 自動利得制御回路 | |
| JPS5830332Y2 (ja) | 可変傾斜波信号発生器 | |
| JPH0319049Y2 (ja) | ||
| JPS61130072U (ja) | ||
| JPS61187468A (ja) | クランプ回路 | |
| JPS5794909A (en) | Magnetic recorder and reproducer | |
| JPH04342305A (ja) | 利得制御回路 | |
| JPH0548966A (ja) | オーデイオミキサー | |
| JPS58197906A (ja) | 利得切換え増幅回路 |