JPH0223089B2 - - Google Patents
Info
- Publication number
- JPH0223089B2 JPH0223089B2 JP58171473A JP17147383A JPH0223089B2 JP H0223089 B2 JPH0223089 B2 JP H0223089B2 JP 58171473 A JP58171473 A JP 58171473A JP 17147383 A JP17147383 A JP 17147383A JP H0223089 B2 JPH0223089 B2 JP H0223089B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- transistors
- input terminal
- constant current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid-state elements
- H03G1/0023—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid-state elements in emitter-coupled or cascode amplifiers
Landscapes
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】
［発明の技術分野］
この発明は、利得切換機能を有する増幅器の改
良に関する。
良に関する。
［従来技術］
増幅器を使用する際、時間的に利得を切換えて
信号を増幅する必要のある場合がある。たとえ
ば、磁気記録再生装置（以下VTRと称す）の一
方式であるVHS方式あるいは８mmVTR等におい
ては、再生カラーバースト信号のＳ／Ｎ比を向上
せしめ、ヘツドの回転むら，ビデオテープの伸
縮，テープ走行速度の変化等に起因するジツタ等
の時間軸変動成分を、再生カラーバースト信号に
よつて除去する効果を上げるために、記録時にカ
ラー信号のうちのカラーバースト信号のみ振幅を
２倍（＋6dB）に増強して記録し、再生時にカラ
ーバースト信号のみ振幅を1/2（−6dB）に圧縮
して元の振幅に戻して再生するということを行な
う。したがつて、これを実現するためには、バー
スト期間と非バースト期間で利得の異なる増幅器
が必要となる。以下説明の都合上バースト信号の
増強・圧縮を例にとつて説明していく。
信号を増幅する必要のある場合がある。たとえ
ば、磁気記録再生装置（以下VTRと称す）の一
方式であるVHS方式あるいは８mmVTR等におい
ては、再生カラーバースト信号のＳ／Ｎ比を向上
せしめ、ヘツドの回転むら，ビデオテープの伸
縮，テープ走行速度の変化等に起因するジツタ等
の時間軸変動成分を、再生カラーバースト信号に
よつて除去する効果を上げるために、記録時にカ
ラー信号のうちのカラーバースト信号のみ振幅を
２倍（＋6dB）に増強して記録し、再生時にカラ
ーバースト信号のみ振幅を1/2（−6dB）に圧縮
して元の振幅に戻して再生するということを行な
う。したがつて、これを実現するためには、バー
スト期間と非バースト期間で利得の異なる増幅器
が必要となる。以下説明の都合上バースト信号の
増強・圧縮を例にとつて説明していく。
従来、上述のようなバースト信号の増強，圧縮
を行なう利得切換型増幅器として第１図に示すも
のがあつた。図において、入力端子１ａおよび１
ｂには互いが相補的な極性に選ばれた同一波形の
カラー信号が与えられ、差動増幅器３および８に
この信号が印加される。また、入力端子２ａおよ
び２ｂには、互いが相補的な極性に選ばれた同一
波形のバーストゲートパルスが与えられ、これら
バーストゲートパルスはトランジスタ１５および
１６のベースに入力される。バースト期間にトラ
ンジスタ１５のベースにハイレベルの電圧、トラ
ンジスタ１６のベースにローレベルの電圧が印加
されたとすると、定電流源１７を流れる電流はす
べて、トランジスタ１５を流れ、すなわち差動増
幅器３を流れることになる。非バースト期間に
は、バースト期間とは逆にトランジスタ１５のベ
ースにローレベルの電圧、トランジスタ１６のベ
ースにハイレベルの電圧が印加されることによ
り、定電流源１７を流れる電流はすべてトランジ
スタ１６を流れ、差動増幅器８を流れる。差動増
幅器３を構成するエミツタ負帰還抵抗６および７
の値を差動増幅器８を構成するエミツタ負帰還抵
抗１１および１２の値の1/2に設定すれば、負荷
抵抗１３の値は差動増幅器３および８とも共通な
ことにより、差動増幅器３の利得は差動増幅器８
の利得の２倍（＋6dB）となる。したがつて、バ
ースト期間には、バースト信号振幅はトレース期
間のカラー信号振幅に比較して２倍（＋6dB）増
強される。また、差動増幅器３の利得を差動増幅
器８の利得の1/2（−6dB）にすれば、バースト
信号振幅を、トレース期間のカラー信号振幅に比
較して1/2（−6dB）に圧縮することができる。
を行なう利得切換型増幅器として第１図に示すも
のがあつた。図において、入力端子１ａおよび１
ｂには互いが相補的な極性に選ばれた同一波形の
カラー信号が与えられ、差動増幅器３および８に
この信号が印加される。また、入力端子２ａおよ
び２ｂには、互いが相補的な極性に選ばれた同一
波形のバーストゲートパルスが与えられ、これら
バーストゲートパルスはトランジスタ１５および
１６のベースに入力される。バースト期間にトラ
ンジスタ１５のベースにハイレベルの電圧、トラ
ンジスタ１６のベースにローレベルの電圧が印加
されたとすると、定電流源１７を流れる電流はす
べて、トランジスタ１５を流れ、すなわち差動増
幅器３を流れることになる。非バースト期間に
は、バースト期間とは逆にトランジスタ１５のベ
ースにローレベルの電圧、トランジスタ１６のベ
ースにハイレベルの電圧が印加されることによ
り、定電流源１７を流れる電流はすべてトランジ
スタ１６を流れ、差動増幅器８を流れる。差動増
幅器３を構成するエミツタ負帰還抵抗６および７
の値を差動増幅器８を構成するエミツタ負帰還抵
抗１１および１２の値の1/2に設定すれば、負荷
抵抗１３の値は差動増幅器３および８とも共通な
ことにより、差動増幅器３の利得は差動増幅器８
の利得の２倍（＋6dB）となる。したがつて、バ
ースト期間には、バースト信号振幅はトレース期
間のカラー信号振幅に比較して２倍（＋6dB）増
強される。また、差動増幅器３の利得を差動増幅
器８の利得の1/2（−6dB）にすれば、バースト
信号振幅を、トレース期間のカラー信号振幅に比
較して1/2（−6dB）に圧縮することができる。
従来のバースト信号振幅増強／圧縮回路は、以
上のように、定電流源１７を流れる電流を差動増
幅器３あるいは差動増幅器８のどちらに流すかを
切換えるための差動スイツチングトランジスタ１
５および１６を有するため、トランジスタおよび
抵抗の積上げ段数が増え、最近のICの趨勢であ
る低電源電圧には不向きである。また、差動対ト
ランジスタ１５および１６が同時にオンしている
瞬間があるため、切換タイミングにおいてスパイ
クが発生するという欠点があつた。
上のように、定電流源１７を流れる電流を差動増
幅器３あるいは差動増幅器８のどちらに流すかを
切換えるための差動スイツチングトランジスタ１
５および１６を有するため、トランジスタおよび
抵抗の積上げ段数が増え、最近のICの趨勢であ
る低電源電圧には不向きである。また、差動対ト
ランジスタ１５および１６が同時にオンしている
瞬間があるため、切換タイミングにおいてスパイ
クが発生するという欠点があつた。
第２図は従来のバースト信号振幅増強／圧縮回
路の他の例を示す回路図である。なお、この第２
図の回路において第１図の回路と同様の部分には
同じ参照番号を付している。図において、入力端
子１ａ，１ｂには互いに相補的な極性に選ばれた
カラー信号が入力され、差動増幅器３および８に
このカラー信号が印加される。また、入力端子２
ａおよび２ｂには、互いに相補的な極性に選ばれ
たバーストゲートパルスが入力され、トランジス
タ１５０および１６０のベースにこのバーストゲ
ートパルスが与えられる。バースト期間にトラン
ジスタ１５０のベースにローレベルの電圧、トラ
ンジスタ１６０のベースにハイレベルの電圧が印
加され、非バースト期間には逆に、トランジスタ
１５０のベースにハイレベルの電圧、トランジス
タ１６０のベースにはローレベルの電圧が印加さ
れたとすると、バースト期間は定電流源１９の電
流はすべて差動増幅器３を流れ、定電流源２０の
電流はすべてトランジスタ１６０を流れるゆえに
差動増幅器３が動作する。非バースト期間は、定
電流源１９の電流はすべてトランジスタ１５０を
流れ、定電流源２０の電流はすべて差動増幅器８
を流れるゆえに差動増幅器８が動作する。差動増
幅器３の利得を差動増幅器８の利得の２倍（＋
6dB）に設定すればバースト信号は増強され、逆
に差動増幅器３の利得を差動増幅器８の利得の1/
２（−6dB）に設定すればバースト信号圧縮動作
をする。
路の他の例を示す回路図である。なお、この第２
図の回路において第１図の回路と同様の部分には
同じ参照番号を付している。図において、入力端
子１ａ，１ｂには互いに相補的な極性に選ばれた
カラー信号が入力され、差動増幅器３および８に
このカラー信号が印加される。また、入力端子２
ａおよび２ｂには、互いに相補的な極性に選ばれ
たバーストゲートパルスが入力され、トランジス
タ１５０および１６０のベースにこのバーストゲ
ートパルスが与えられる。バースト期間にトラン
ジスタ１５０のベースにローレベルの電圧、トラ
ンジスタ１６０のベースにハイレベルの電圧が印
加され、非バースト期間には逆に、トランジスタ
１５０のベースにハイレベルの電圧、トランジス
タ１６０のベースにはローレベルの電圧が印加さ
れたとすると、バースト期間は定電流源１９の電
流はすべて差動増幅器３を流れ、定電流源２０の
電流はすべてトランジスタ１６０を流れるゆえに
差動増幅器３が動作する。非バースト期間は、定
電流源１９の電流はすべてトランジスタ１５０を
流れ、定電流源２０の電流はすべて差動増幅器８
を流れるゆえに差動増幅器８が動作する。差動増
幅器３の利得を差動増幅器８の利得の２倍（＋
6dB）に設定すればバースト信号は増強され、逆
に差動増幅器３の利得を差動増幅器８の利得の1/
２（−6dB）に設定すればバースト信号圧縮動作
をする。
第２図のバースト信号振幅増強／圧縮回路は、
以上のように、定電流源１９および２０の電流を
差動増幅器３および８に並列に挿入したトランジ
スタ１５０および１６０により切換える方法をと
つているため、トランジスタおよび抵抗の積上げ
段数が少なく、低電源電圧動作には適している。
しかし、２つの定電流源１９および２０を用い、
差動増幅器３が動作するときには差動増幅器３お
よび負荷抵抗１３を定電流源１９の電流が流れ、
逆に差動増幅器８が動作するときには定電流源２
０の電流が負荷抵抗１３および差動増幅器８を流
れる。したがつて、定電流源１９および２０で電
流値が少しでも違うと、バースト期間と非バース
ト期間で出力に直流段差が生じるという欠点を有
している。また、トランジスタ１５０および１６
０が同時に動作する瞬時には、過渡的に定電流源
１９および２０の電流が同時に負荷抵抗１３に流
れるため、切換タイミングにおいて、スパイクが
生じるという欠点を有している。
以上のように、定電流源１９および２０の電流を
差動増幅器３および８に並列に挿入したトランジ
スタ１５０および１６０により切換える方法をと
つているため、トランジスタおよび抵抗の積上げ
段数が少なく、低電源電圧動作には適している。
しかし、２つの定電流源１９および２０を用い、
差動増幅器３が動作するときには差動増幅器３お
よび負荷抵抗１３を定電流源１９の電流が流れ、
逆に差動増幅器８が動作するときには定電流源２
０の電流が負荷抵抗１３および差動増幅器８を流
れる。したがつて、定電流源１９および２０で電
流値が少しでも違うと、バースト期間と非バース
ト期間で出力に直流段差が生じるという欠点を有
している。また、トランジスタ１５０および１６
０が同時に動作する瞬時には、過渡的に定電流源
１９および２０の電流が同時に負荷抵抗１３に流
れるため、切換タイミングにおいて、スパイクが
生じるという欠点を有している。
［発明の概要］
この発明の主たる目的は、低電源電圧動作が可
能であり、切換において直流段差やスパイクの生
じない利得切換型増幅器を提供することである。
能であり、切換において直流段差やスパイクの生
じない利得切換型増幅器を提供することである。
この発明の上述の目的およびその他の目的と特
徴は、図面を参照して行なう以下の詳細な説明か
ら一層明らかとなろう。
徴は、図面を参照して行なう以下の詳細な説明か
ら一層明らかとなろう。
［発明の実施例］
第３図はこの発明の一実施例を示す回路図であ
る。図において、入力端子１ａおよび１ｂには、
第１図あるいは第２図の回路の場合と同様に、互
いが相補的な極性に選ばれた同一波形のカラー信
号が与えられる。なお、入力端子１ａおよび１ｂ
の一方にカラー信号を与え、他方の端子には一定
レベルの直流電圧を与えるようにしてもよい。こ
れら入力端子１ａおよび１ｂは、それぞれ、トラ
ンジスタ２２および２３のベースに接続される。
トランジスタ２２および２３のそれぞれのエミツ
タはエミツタ負帰還抵抗２４および２５を介して
共通接続される。そして、これらトランジスタ２
２および２３，抵抗２４および２５で差動増幅器
２１を構成している。抵抗２４と２５との接続点
には、定電流源３７が接続される。トランジスタ
２２のコレクタには、ダイオード２６のカソード
が接続される。ダイオード２６のアノードは電源
端子１８に接続される。また、トランジスタ２２
のコレクタはトランジスタ３６のベースに接続さ
れる。一方、トランジスタ２３のコレクタはダイ
オード２７のカソードに接続される。このダイオ
ード２７のアノードは電源端子１８に接続され
る。また、トランジスタ２３のコレクタはトラン
ジスタ３５のベースに接続される。トランジスタ
３５は前述のトランジスタ３６と協働して差動増
幅器３４を構成する。これらトランジスタ３５お
よび３６の各エミツタは共通接続され、この共通
接続点に定電流源４２が接続される。また、トラ
ンジスタ３５のコレクタには、電源端子１８が接
続される。一方、トランジスタ３６のコレクタに
は、負荷抵抗１３を介して電源端子１８が接続さ
れる。さらに、トランジスタ３６のコレクタに
は、出力端子１４が接続される。
る。図において、入力端子１ａおよび１ｂには、
第１図あるいは第２図の回路の場合と同様に、互
いが相補的な極性に選ばれた同一波形のカラー信
号が与えられる。なお、入力端子１ａおよび１ｂ
の一方にカラー信号を与え、他方の端子には一定
レベルの直流電圧を与えるようにしてもよい。こ
れら入力端子１ａおよび１ｂは、それぞれ、トラ
ンジスタ２２および２３のベースに接続される。
トランジスタ２２および２３のそれぞれのエミツ
タはエミツタ負帰還抵抗２４および２５を介して
共通接続される。そして、これらトランジスタ２
２および２３，抵抗２４および２５で差動増幅器
２１を構成している。抵抗２４と２５との接続点
には、定電流源３７が接続される。トランジスタ
２２のコレクタには、ダイオード２６のカソード
が接続される。ダイオード２６のアノードは電源
端子１８に接続される。また、トランジスタ２２
のコレクタはトランジスタ３６のベースに接続さ
れる。一方、トランジスタ２３のコレクタはダイ
オード２７のカソードに接続される。このダイオ
ード２７のアノードは電源端子１８に接続され
る。また、トランジスタ２３のコレクタはトラン
ジスタ３５のベースに接続される。トランジスタ
３５は前述のトランジスタ３６と協働して差動増
幅器３４を構成する。これらトランジスタ３５お
よび３６の各エミツタは共通接続され、この共通
接続点に定電流源４２が接続される。また、トラ
ンジスタ３５のコレクタには、電源端子１８が接
続される。一方、トランジスタ３６のコレクタに
は、負荷抵抗１３を介して電源端子１８が接続さ
れる。さらに、トランジスタ３６のコレクタに
は、出力端子１４が接続される。
入力端子２ａおよび２ｂには、第１図あるいは
第２図の回路の場合と同様に、互いに相補的な極
性に選ばれたバーストゲートパルスが与えられ
る。なお、入力端子２ａおよび２ｂの一方の端子
にのみバーストゲートパルスを与え、他方の端子
に一定レベルの直流電圧を与えるようにしてもよ
い。入力端子２ａは、トランジスタ２９および３
２のベースに接続される。入力端子２ｂはトラン
ジスタ３０および３３のベースに接続される。ト
ランジスタ２９と３０とは協働して差動スイツチ
ング回路２８を構成する。これらトランジスタ２
９および３０の各エミツタは共通接続され、この
共通接続点には、定電流源３８が接続される。ト
ランジスタ２９のコレクタは、前述のトランジス
タ２２のコレクタと接続される。トランジスタ３
０のコレクタには、電源端子１８が接続される。
一方、トランジスタ３２と３３とは、協働して差
動スイツチング回路３１を構成する。トランジス
タ３２および３３の各エミツタは、共通接続さ
れ、この共通接続点には、定電流源３９が接続さ
れる。トランジスタ３２のコレクタは、前述のト
ランジスタ２３のコレクタと接続される。トラン
ジスタ３３のコレクタには、電源端子１８が接続
される。
第２図の回路の場合と同様に、互いに相補的な極
性に選ばれたバーストゲートパルスが与えられ
る。なお、入力端子２ａおよび２ｂの一方の端子
にのみバーストゲートパルスを与え、他方の端子
に一定レベルの直流電圧を与えるようにしてもよ
い。入力端子２ａは、トランジスタ２９および３
２のベースに接続される。入力端子２ｂはトラン
ジスタ３０および３３のベースに接続される。ト
ランジスタ２９と３０とは協働して差動スイツチ
ング回路２８を構成する。これらトランジスタ２
９および３０の各エミツタは共通接続され、この
共通接続点には、定電流源３８が接続される。ト
ランジスタ２９のコレクタは、前述のトランジス
タ２２のコレクタと接続される。トランジスタ３
０のコレクタには、電源端子１８が接続される。
一方、トランジスタ３２と３３とは、協働して差
動スイツチング回路３１を構成する。トランジス
タ３２および３３の各エミツタは、共通接続さ
れ、この共通接続点には、定電流源３９が接続さ
れる。トランジスタ３２のコレクタは、前述のト
ランジスタ２３のコレクタと接続される。トラン
ジスタ３３のコレクタには、電源端子１８が接続
される。
次に、上述の実施例の動作について説明する。
入力端子１ａおよび１ｂにはカラー信号が入力さ
れ、トランジスタ２２および２３のベースに逆極
性で印加される。また、入力端子２ａおよび２ｂ
にはバーストゲートパルスが入力され、トランジ
スタ２９および３０のベースに相互に異なる極性
で加わり、同様にトランジスタ３２および３３の
ベースに相互に異なる極性で加わる。バースト期
間にトランジスタ２９および３２のベースにロー
レベルの電圧、トランジスタ３０および３３のベ
ースにハイレベルの電圧が印加されたとき、定電
流源３８を流れる電流I2はすべてトランジスタ３
０を、また定電流源３９を流れる電流I2はすべて
トランジスタ３３を流れる。したがつて、ダイオ
ード２６および２７を流れる電流は定電流源３７
の電流I1のみとなる。このときの差動増幅器２
１，ダイオード２６および２７，定電流源３７，
差動増幅器３４，負荷抵抗１３，定電流源４２で
構成される増幅器の利得Gv1は、 Gv1＝I3／I1・RL／２（RE＋re） …(1) と表わされる。ここで、REはエミツタ負帰還抵
抗２４および２５の抵抗値、RLは負荷抵抗１３
の抵抗値、reはトランジスタ２２および２３のエ
ミツタ微分抵抗である。次に、非バースト期間に
トランジスタ２９および３２のベースにハイレベ
ルの電圧、トランジスタ３０および３３のベース
にローレベルの電圧が印加されると、定電流源３
８の電流I2はダイオード２６を流れ、定電流源３
９の電流I2はダイオード２７を流れ、そのときの
増幅器の利得Gv2は、 Gv2＝I3／（I1＋2I2）・RL／２（RE＋re） …(2) となる。Gv1とGv2の比較より明らかなとおり、
（I1＋２・I2）＝２・I1すなわちI2＝（1/2）・I1であ
れば、Gv1＝２・Gv2となる。Gv1はバースト期
間における利得、Gv2は非バースト期間における
利得であるから、バースト信号はトレース期間の
カラー信号に比較して振幅が２倍（＋6dB）に増
強される。また、入力端子２ａおよび２ｂに入力
されるバーストゲートパルスの極性を反転して、
バースト期間にはトランジスタ２９および３２の
ベースにハイレベルの電圧、トランジスタ３０お
よび３３のベースにローレベルの電圧が印加さ
れ、非バースト期間には逆にトランジスタ２９お
よび３２のベースにローレベルの電圧、トランジ
スタ３０および３３のベースにハイレベルの電圧
が印加されるとすると、そのときのバースト期間
における利得Gv1と非バースト期間における利得
Gv2とは、 Gv1＝I3／（I1＋2I2）・RL／２（RE＋re） …(3) Gv2＝I3／I1・RL／（RE＋re） …(4) となり、（I1＋２・I2）＝２・I1すなわちI2＝（1/
２）・11であれば、Gv1＝（1/2）・Gv2となりバー
スト信号はトレース期間のカラー信号に比較して
利得が1/2（−6dB）に圧縮される。
入力端子１ａおよび１ｂにはカラー信号が入力さ
れ、トランジスタ２２および２３のベースに逆極
性で印加される。また、入力端子２ａおよび２ｂ
にはバーストゲートパルスが入力され、トランジ
スタ２９および３０のベースに相互に異なる極性
で加わり、同様にトランジスタ３２および３３の
ベースに相互に異なる極性で加わる。バースト期
間にトランジスタ２９および３２のベースにロー
レベルの電圧、トランジスタ３０および３３のベ
ースにハイレベルの電圧が印加されたとき、定電
流源３８を流れる電流I2はすべてトランジスタ３
０を、また定電流源３９を流れる電流I2はすべて
トランジスタ３３を流れる。したがつて、ダイオ
ード２６および２７を流れる電流は定電流源３７
の電流I1のみとなる。このときの差動増幅器２
１，ダイオード２６および２７，定電流源３７，
差動増幅器３４，負荷抵抗１３，定電流源４２で
構成される増幅器の利得Gv1は、 Gv1＝I3／I1・RL／２（RE＋re） …(1) と表わされる。ここで、REはエミツタ負帰還抵
抗２４および２５の抵抗値、RLは負荷抵抗１３
の抵抗値、reはトランジスタ２２および２３のエ
ミツタ微分抵抗である。次に、非バースト期間に
トランジスタ２９および３２のベースにハイレベ
ルの電圧、トランジスタ３０および３３のベース
にローレベルの電圧が印加されると、定電流源３
８の電流I2はダイオード２６を流れ、定電流源３
９の電流I2はダイオード２７を流れ、そのときの
増幅器の利得Gv2は、 Gv2＝I3／（I1＋2I2）・RL／２（RE＋re） …(2) となる。Gv1とGv2の比較より明らかなとおり、
（I1＋２・I2）＝２・I1すなわちI2＝（1/2）・I1であ
れば、Gv1＝２・Gv2となる。Gv1はバースト期
間における利得、Gv2は非バースト期間における
利得であるから、バースト信号はトレース期間の
カラー信号に比較して振幅が２倍（＋6dB）に増
強される。また、入力端子２ａおよび２ｂに入力
されるバーストゲートパルスの極性を反転して、
バースト期間にはトランジスタ２９および３２の
ベースにハイレベルの電圧、トランジスタ３０お
よび３３のベースにローレベルの電圧が印加さ
れ、非バースト期間には逆にトランジスタ２９お
よび３２のベースにローレベルの電圧、トランジ
スタ３０および３３のベースにハイレベルの電圧
が印加されるとすると、そのときのバースト期間
における利得Gv1と非バースト期間における利得
Gv2とは、 Gv1＝I3／（I1＋2I2）・RL／２（RE＋re） …(3) Gv2＝I3／I1・RL／（RE＋re） …(4) となり、（I1＋２・I2）＝２・I1すなわちI2＝（1/
２）・11であれば、Gv1＝（1/2）・Gv2となりバー
スト信号はトレース期間のカラー信号に比較して
利得が1/2（−6dB）に圧縮される。
なお、上述では、説明の都合上バースト信号の
増強・圧縮を例にとつて説明したが、この発明は
これに限らず他利得切換を必要とする用途に使用
できることは言うまでもない。
増強・圧縮を例にとつて説明したが、この発明は
これに限らず他利得切換を必要とする用途に使用
できることは言うまでもない。
［発明の効果］
以上のように、この発明によれば、トランジス
タおよび抵抗の積上げ段数が少ないため低電源電
圧動作に最適である。また、利得を切換えるため
に定電流源３８および３９の電流をスイツチング
回路２８および３１で切換えてダイオード２６お
よび２７に流す電流を切換えているが、切換時に
おけるダイオード２６および２７を流れる電流の
変化の方向はふえるか減るかの一方向性しか持た
ないため、切換時におけるダイオード２６および
２７のカソード電圧はどちらも同じように変化を
する。したがつて、過渡的に平衡が崩れる状態が
ないためスパイクが発生することがない。また、
ダイオード２６および２７を流れる電流の大小に
よつてカソード電圧は変化をするが、それは２つ
のダイオード２６および２７のどちらも同じ量の
変化であり、その後を受けるトランジスタ３５お
よび３６が差動形式のため、同相の電圧変化は抑
圧されて出力端子１４には現われない。したがつ
て、切換時における直流段差は発生しない。
タおよび抵抗の積上げ段数が少ないため低電源電
圧動作に最適である。また、利得を切換えるため
に定電流源３８および３９の電流をスイツチング
回路２８および３１で切換えてダイオード２６お
よび２７に流す電流を切換えているが、切換時に
おけるダイオード２６および２７を流れる電流の
変化の方向はふえるか減るかの一方向性しか持た
ないため、切換時におけるダイオード２６および
２７のカソード電圧はどちらも同じように変化を
する。したがつて、過渡的に平衡が崩れる状態が
ないためスパイクが発生することがない。また、
ダイオード２６および２７を流れる電流の大小に
よつてカソード電圧は変化をするが、それは２つ
のダイオード２６および２７のどちらも同じ量の
変化であり、その後を受けるトランジスタ３５お
よび３６が差動形式のため、同相の電圧変化は抑
圧されて出力端子１４には現われない。したがつ
て、切換時における直流段差は発生しない。
第１図は従来の利得切換型増幅器を示す回路図
である。第２図は従来の利得切換型増幅器の他の
例を示す回路図である。第３図はこの発明の一実
施例を示す回路図である。 図において、１ａおよび１ｂはカラー信号が入
力される入力端子、２ａおよび２ｂは利得切換制
御信号としてのバーストゲートパルスが入力され
る入力端子、２１および３４は差動増幅器、２６
および２７はダイオード、２８および３１は差動
スイツチング回路、１３は負荷抵抗、１４は出力
端子、３７〜４２は定電流源を示す。
である。第２図は従来の利得切換型増幅器の他の
例を示す回路図である。第３図はこの発明の一実
施例を示す回路図である。 図において、１ａおよび１ｂはカラー信号が入
力される入力端子、２ａおよび２ｂは利得切換制
御信号としてのバーストゲートパルスが入力され
る入力端子、２１および３４は差動増幅器、２６
および２７はダイオード、２８および３１は差動
スイツチング回路、１３は負荷抵抗、１４は出力
端子、３７〜４２は定電流源を示す。
Claims (1)
- 【特許請求の範囲】 １ 少なくともその一方に増幅すべき信号が入力
される第１の入力端子１ａと第２の入力端子１
ｂ、 少なくともその一方に利得切換のための制御信
号が入力される第３の入力端子２ａと第４の入力
端子２ｂ、 そのベースに前記第１の入力端子が接続される
第１のトランジスタ２２と、そのベースに前記第
２の入力端子が接続される第２のトランジスタ２
３とを含んで構成される第１の差動増幅器２１、 前記第１のトランジスタのエミツタと前記第２
のトランジスタのエミツタの共通接続点に接続さ
れた第１の定電流源３７、 前記第１のトランジスタのコレクタにカソード
が接続され、電源にアノードが接続された第１の
ダイオード２６、 前記第２のトランジスタのコレクタにカソード
が接続され、電源にアノードが接続された第２の
ダイオード２７、 前記第３の入力端子にベースが接続されコレク
タが前記第１のトランジスタのコレクタに接続さ
れた第３のトランジスタ２９と、前記第４の入力
端子にベースが接続されコレクタが電源に接続さ
れた第４のトランジスタ３０とを含んで構成され
る第１のスイツチング回路２８、 前記第３のトランジスタのエミツタと前記第４
のトランジスタのエミツタの共通接続点に接続さ
れた第２の定電流源３８、 前記第３の入力端子にベースが接続されコレク
タが前記第２のトランジスタのコレクタに接続さ
れた第５のトランジスタ３２と、前記第４の入力
端子にベースが接続されコレクタが電源に接続さ
れた第６のトランジスタ３３とを含んで構成され
る第２のスイツチング回路３１、 前記第５のトランジスタのエミツタと前記第６
のトランジスタのエミツタの共通接続点に接続さ
れた第３の定電流源３９、 前記第２のトランジスタのコレクタにベースが
接続された第７のトランジスタ３５と、前記第１
のトランジスタのコレクタにベースが接続された
第８のトランジスタ３６とを含んで構成される第
２の差動増幅器３４、 前記第７のトランジスタのエミツタと前記第８
のトランジスタのエミツタの共通接続点に接続さ
れた第４の定電流源４２、および 前記第８のトランジスタのコレクタと電源との
間に介挿される抵抗１３を備え、 前記第４のトランジスタのコレクタから増幅出
力を取出す、利得切換型増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58171473A JPS6062711A (ja) | 1983-09-16 | 1983-09-16 | 利得切換型増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58171473A JPS6062711A (ja) | 1983-09-16 | 1983-09-16 | 利得切換型増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6062711A JPS6062711A (ja) | 1985-04-10 |
| JPH0223089B2 true JPH0223089B2 (ja) | 1990-05-22 |
Family
ID=15923753
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58171473A Granted JPS6062711A (ja) | 1983-09-16 | 1983-09-16 | 利得切換型増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6062711A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6148209A (ja) * | 1984-08-15 | 1986-03-08 | Rohm Co Ltd | 自動利得制御回路 |
| JPH0546340Y2 (ja) * | 1986-06-21 | 1993-12-03 | ||
| US7522004B2 (en) | 2004-11-15 | 2009-04-21 | Anritsu Corporation | High-frequency electronic switch, and burst wave generating device using the same and short range radar using the same |
| JP2008135909A (ja) * | 2006-11-28 | 2008-06-12 | Nippon Telegr & Teleph Corp <Ntt> | 利得可変回路 |
-
1983
- 1983-09-16 JP JP58171473A patent/JPS6062711A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6062711A (ja) | 1985-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0223089B2 (ja) | ||
| US5157347A (en) | Switching bridge amplifier | |
| JPH0743807Y2 (ja) | テーププレーヤ | |
| JP2547732B2 (ja) | リミッタ回路 | |
| JPS60158710A (ja) | リミッター回路 | |
| JPS58197906A (ja) | 利得切換え増幅回路 | |
| JPS6339965B2 (ja) | ||
| JPS61112408A (ja) | 電力増幅器 | |
| JPH0510241Y2 (ja) | ||
| JP2954795B2 (ja) | 信号処理回路 | |
| JPS58197905A (ja) | 利得切換え増幅回路 | |
| JPH0528825Y2 (ja) | ||
| JPH089931Y2 (ja) | 増幅回路 | |
| JP3294909B2 (ja) | 電子スイッチ回路 | |
| JPS61187468A (ja) | クランプ回路 | |
| JPH0447362B2 (ja) | ||
| JPS6239498B2 (ja) | ||
| JPH046130B2 (ja) | ||
| JPS63117305A (ja) | 磁気記録再生回路 | |
| JPH01307948A (ja) | ヘッド切換回路 | |
| JPH02137510A (ja) | 電流制御型利得可変増幅器 | |
| JPS6223485B2 (ja) | ||
| JPS6229308A (ja) | 入力切換増幅回路 | |
| JPS63172509A (ja) | バツフア回路 | |
| JPS60134505A (ja) | トランジスタ増幅回路 |